【正文】 數(shù) 見表 ： 表 FPGA 芯 片 EP1C3T100C8 參數(shù) Feature EP1C3T100C8 LEs 2,910 M4K RAM blocks(128*36 bits) 13 M4K RAM Columns 1 LAB Columns 24 LAB Rows 13 Total RAM bits 59,904 PLLs 1 Maximum user I/O pins(1) 104 100pin TOFP 65 原理圖 原理圖見附錄 A。 FPGA 器件 芯片 介紹 我們選擇是 Altera 公司 Cyclone 系列中的 EP1C3T100C8 芯片 。因此， FPGA的使用非常靈活。當(dāng)需要修改 FPGA功能時(shí)，只需換一片 EPROM即可。掉電后， FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 可以說， FPGA芯片是小批量系統(tǒng)提高系 統(tǒng)集成度、可靠性的最佳選擇之一。 4） FPGA是 ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 2） FPGA可做其它全定制或半定制 ASIC電路的中試樣片。 FPGA 的基本結(jié)構(gòu) FPGA采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、 輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。更吸引人的是，采用 FPGA器件可以將原來的電路板級(jí)產(chǎn)品集成為芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便地對設(shè)計(jì)進(jìn)行在線修改。 現(xiàn)場可編程門陣列 FPGA允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng) 過設(shè)計(jì)輸入、仿真、測試和校驗(yàn)，直接達(dá)到預(yù)期的結(jié)果。 CLB 的功能很強(qiáng)，不僅能夠?qū)崿F(xiàn)邏輯函數(shù)，還可以配置成 RAM等復(fù)雜的形式，配置數(shù)據(jù)存放在片內(nèi)的 SRAM 或者熔絲圖上?，F(xiàn)場可編程門陣列 FPGA 是一種新型的高密度PLD，采用 CMOS— SRAM 工藝制作，與門陣列 PLD 不同，其內(nèi)部由許多獨(dú)立的可編程邏輯模塊（ CLB）組成 (如下圖 所示 )，邏輯塊之間可以靈活地相互連接。其組成部分主要有可編程輸入 ， 輸出單元、基本可編程邏輯單元、內(nèi)嵌 SRAM、豐富的布線資源、底層嵌入 功能單元、內(nèi)嵌專用單元等，主要設(shè)計(jì)和生產(chǎn)廠家有賽靈思、 Altera、 Lattice、Actel、 Atmel 和 QuickLogic 等公司，其中最大的是美國賽靈思公司，占有可編程市場 50% 以上的市場份額，比其他所有競爭對手市場份額的總和還多。實(shí)際上，畢業(yè)設(shè)計(jì)（論文） 7 LUT 具有更快的執(zhí)行速度和更大的規(guī)模。當(dāng)用戶通過原理圖或 HDL語言描述了一個(gè)邏輯電路以后， PLD/FPGA開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所 有可能結(jié)果，并把真值表 (即結(jié)果 )事先寫入 RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對應(yīng)的內(nèi)容，然后輸出即可。 查找表 (LookUpTable) 簡稱為 LUT， LUT 本質(zhì)上就是一個(gè) RAM。所以如果事先將相應(yīng)的結(jié)果存放于一個(gè)存貯單元，就相當(dāng)于實(shí)現(xiàn)了與非門電路的功能。通過燒寫文件改變查找表內(nèi)容的方法來實(shí)現(xiàn)對 FPGA 的重復(fù)配置。 FPGA 的可編 程實(shí)際上是改變了 CLB 和 IOB 的觸發(fā)器狀態(tài)，這樣，可以實(shí)現(xiàn)多次重復(fù)的編程由于 FPGA 需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像 ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。在修改和升級(jí)時(shí)，不需額外地改變 PCB 電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞。它是作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。再 FPGA 8按鍵輸入 EPCS1 AS 接口 數(shù)碼管顯示 蜂鳴器 電源 畢業(yè)設(shè)計(jì)（論文） 6 在原設(shè)計(jì)的基礎(chǔ)上，增加一個(gè)樂曲存儲(chǔ)模塊，代替了鍵盤輸入，產(chǎn)生節(jié)拍控制和音階選擇信號(hào)，即在此模塊中可存放一個(gè)樂曲曲譜真值表，由一個(gè)計(jì)數(shù)器來控制此真值表的輸出，而由此計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘信號(hào)作為樂曲節(jié)拍控 制信號(hào)，從而可以設(shè)計(jì)出一個(gè)純硬件的樂曲自動(dòng)演奏電路 。 圖 電子琴 硬件 框圖 設(shè)計(jì)的主體是按鍵控制（掃描）模塊電路， FPGA 主板電路和顯示模塊電路。 電路 設(shè)計(jì) 本設(shè)計(jì)主要是實(shí)現(xiàn)通過按 8 個(gè)不同的琴鍵，模擬電子琴發(fā)音 。 功能的實(shí)現(xiàn)，其工作原理是這樣的：我們知道，手動(dòng)彈奏最根本的目的是將按鍵的信號(hào)在 FPGA 器件中選擇相應(yīng)的樂曲頻率，然后輸出發(fā)聲。 第三個(gè)方案 也有它的優(yōu)點(diǎn) ,但同時(shí)也存在缺 點(diǎn) .它對設(shè)計(jì)者的要求比較高 ,設(shè)計(jì)者對軟硬件必須十分熟悉 .和方案二來比它的實(shí)驗(yàn)仿真沒有方案二簡單直觀 ,調(diào)試也有一定的難度 .在外界環(huán)境相同的條件下 ,方案三設(shè)計(jì)出來的產(chǎn)品精度和穩(wěn)定度要比方案二稍微差一些 . 因此 ,綜合考慮，基于多功能 電子琴的設(shè)計(jì)我們選擇方案二來實(shí)現(xiàn) 。還可以用 編程軟件 Quartus II 經(jīng)行 進(jìn)行仿真和調(diào)試等。此方案不可取。 設(shè)計(jì)方案的確定 對于電子琴的設(shè)計(jì) ,三個(gè)方案均可以實(shí)現(xiàn) 。 顯示值 脈沖 控制信號(hào) 控制輸入電路 FPGA 顯示電路 揚(yáng)聲電路 畢業(yè)設(shè)計(jì)（論文） 4 采 用單片機(jī) 制作 單片機(jī)設(shè)計(jì)的電子琴， 現(xiàn)在已經(jīng)達(dá)到很成熟的階段了 ,它的應(yīng)用也十分廣泛 . 采用單片機(jī)來實(shí)現(xiàn) 電子琴 ,它的原理方框圖與用 FPGA 來實(shí)現(xiàn)的原理方框圖類似 ,如圖 所示 。 圖 采用 FPGA設(shè)計(jì)的電子琴原理方框圖 控制輸入電路主要是為用戶設(shè)計(jì)的 ,起到一個(gè)輸入控制的作用 。電路中焊點(diǎn)和線路較多會(huì) ,使成品的穩(wěn)定度和精度大大降低 ，另外采用數(shù)字邏輯不能達(dá)到音頻輸出的效果 。 采用數(shù)字邏輯電路制作 采用數(shù)字邏輯電路 制作，用 IC 拼湊焊接實(shí)現(xiàn)，這種電路很直觀，簡單方便。 方案 設(shè)計(jì)與 選擇 本課題 設(shè)計(jì)選擇三種方案經(jīng)行選擇： 第一種是采用 數(shù)字邏輯電路；第二種是采用現(xiàn)場可編程邏輯器件設(shè)計(jì)； 第三種是采用單片機(jī)原理設(shè)計(jì)來實(shí)現(xiàn)。 畢業(yè)設(shè)計(jì)（論文） 3 第 2 章 方案 總體 設(shè)計(jì) 與論證 總體設(shè)計(jì) 根據(jù) 課題的要求， 電子琴的設(shè)計(jì)方法種類繁多，所需核心芯片不一，有 LDQ852集成塊、有單片機(jī)、 FPGA 等，但各種設(shè)計(jì)方法的實(shí)現(xiàn)方式及過程各有不同。 但是國內(nèi)外的電子琴要么是很好的價(jià)格太貴，讓很多人望“琴”心嘆，另外電子琴也可用于孩童的學(xué)前音樂教育 ，但是電子琴行業(yè)找不到一個(gè)標(biāo)桿，因此 對于電子琴愛好者以及需求者來說研究一種可行的電子琴是我們的目的。設(shè)計(jì)人員可以選用芯片，再配以適當(dāng)?shù)耐鈬娐?，可從琴鍵上進(jìn)行演奏也可自動(dòng)進(jìn)行樂曲演奏，可模擬傳統(tǒng)樂器笛、風(fēng)琴、小號(hào)、單簧、雙簧等音色。中國有關(guān)企業(yè)正在努力地研制高性能低成本的電子琴。而運(yùn)用了電子技術(shù)做成的手感像鋼琴那樣的樂器叫“電鋼琴”或“數(shù)碼鋼琴”。而側(cè)重于音樂制作的電子琴類成員叫做“電子合成器”。 家用的電子琴屬中低端的“編曲鍵盤”。 我們常見的電子琴是普及型的，或業(yè)余型的。由 音色、自動(dòng)節(jié)奏，自動(dòng)和弦三大部分組成。本設(shè)計(jì)基于 QuartusⅡ 開發(fā)平臺(tái) ,采用 VHDL 語言在 FPGA 芯片上成功地實(shí)現(xiàn)了電子琴 手動(dòng)彈奏、自動(dòng)演奏和 動(dòng)態(tài)錄音與回放功能 。要實(shí)現(xiàn)錄音和回放功能 ,就必須將彈奏的音符值在相應(yīng)的寫控制信號(hào)控制下存儲(chǔ)到 FPGA芯片內(nèi)部的隨機(jī)存儲(chǔ)器 (RAM)中 ,而在相應(yīng)的讀控制信號(hào)控制下 ,將 RAM中存儲(chǔ)的音符值讀出來 ,送給相應(yīng)的發(fā)聲控制等模塊。 我們 樂曲都是由一連串的音符組成 ,因此按照樂曲的樂譜依次輸出這些音符所對應(yīng)的頻率 ,就可以在揚(yáng)聲器上連續(xù)地發(fā)出各個(gè)音符的音調(diào)。 這是因?yàn)槟硞€(gè)產(chǎn)品選定某型號(hào) FPGA 芯片，只用了其中一部分資源，還有相當(dāng)一部分資源閑置沒用；第二，更改樂曲非常方便；第三，可作為 IP core 實(shí)現(xiàn)設(shè)計(jì)重用。 現(xiàn)在，有效的電子設(shè)計(jì)是將板卡設(shè)計(jì)、可編程邏輯設(shè)計(jì)和軟件開發(fā)融合在一起，未來，隨著 FPGA 融合 處理、存儲(chǔ)于一體，板卡設(shè)計(jì)將融合進(jìn)可編程邏輯設(shè)計(jì)中，電子產(chǎn)品設(shè)計(jì)將演變?yōu)榭删幊踢壿嬙O(shè)計(jì)和嵌入式軟件設(shè)計(jì)，那時(shí)，電子設(shè)計(jì)將更體現(xiàn)一種“軟”設(shè)計(jì)，一種通過開發(fā)語言和工具實(shí)現(xiàn)的設(shè)計(jì)，而 FPGA 將成為這種“軟”設(shè)計(jì)的載體，以 FPGA 形式存在的低成本、大規(guī)?？删幊唐骷梢噪S時(shí)隨地獲得，這使設(shè)計(jì)者有可能將所有系統(tǒng)核心功能都轉(zhuǎn)移到軟設(shè)計(jì)中，并利用這種設(shè)計(jì)的優(yōu)勢 ，可完成各種電子設(shè)計(jì)，并且在資金投入可以大大減少 。集成電路出現(xiàn)以后，一些分立器件被集成到一 塊 芯片上，但是總的設(shè)計(jì)思路沒有變化，還是要在一個(gè) PCB 板上通過無源器件和 IC 搭建出一個(gè)物理平臺(tái)，實(shí)現(xiàn)信號(hào)的接收、處理和輸出。 總的來說貫穿電子設(shè)計(jì)的統(tǒng)一思路是：使用印刷電路板上的分立、現(xiàn)成元件、連接器或 IC 創(chuàng)建物理平臺(tái)實(shí)現(xiàn)所需要的功能。 文中敘述了利用 VHDL 設(shè)計(jì)的電子琴演奏系統(tǒng)的設(shè)計(jì)思路和分模塊實(shí)現(xiàn)的方法，詳細(xì)介紹了各模塊的設(shè)計(jì)方法。三個(gè)模塊 電路 的有機(jī)組合完成了電子琴 手動(dòng)彈奏與自動(dòng)演奏 ，錄音回放 的功能。 文中敘述了電子琴的設(shè)計(jì)原理 和分 模 塊 電路 的實(shí)現(xiàn) 方法，介紹各模塊的設(shè)計(jì)及模塊之間的連接組合方法， 并在基于 FPGA 技術(shù)描述語言 VHDL 語言的 在 Altera 公 司 cyclone 系列的 EP1C3T100CN8 芯片上編程 下載， 實(shí)現(xiàn) 功能 . 電子琴系統(tǒng)的設(shè)計(jì)包含三個(gè) 主模塊 電路 ,分別是鍵盤控制輸入電路、 FPGA 開發(fā)板主板 電路 、揚(yáng)聲器 和數(shù)碼管顯示 電路。電子琴的基本原理是產(chǎn)生各個(gè)音符對應(yīng)的頻率 ，將內(nèi)部頻率分頻后音頻送到蜂鳴器發(fā)出音響。當(dāng)按下手動(dòng)彈奏鍵時(shí)，按下音符鍵后就選通相應(yīng)的頻率輸出，若同時(shí)打開錄音開關(guān)，可將所奏音樂記錄下來，然后在關(guān)掉錄音開關(guān)后，按下回放鍵可實(shí)現(xiàn)演奏音樂回放；按下自動(dòng)演奏鍵時(shí)，存儲(chǔ)器里事先編寫好的音符信息被依次取出，去選通各個(gè)頻率輸出，實(shí)現(xiàn)自動(dòng)奏樂。 設(shè)計(jì)內(nèi)容與 要求 （ 1）設(shè)計(jì)內(nèi)容： 1） 繪制電子琴的系統(tǒng)框圖，確定設(shè)計(jì)方案； 2） 了解電路所需芯片的功能、參數(shù)和工作原理； 3） 采用 protel 完成電子琴的原理圖繪制； 4） 采用 VHDL 語言和原理圖輸入完成軟件設(shè)計(jì)； 5） 采用 QuartusII 軟件完成編譯、仿真、下載； 6） 完成電子琴的硬件設(shè)計(jì)與制作； 7） 調(diào)試并實(shí)現(xiàn)電子琴功能。 ` 基于 FPGA 多功能 電子琴的設(shè)計(jì) （畢業(yè)論文） 二〇一 三 年 十二 月專業(yè)（系） 電氣工程系 班 級(jí) 智能電子 092 學(xué)生姓名 指導(dǎo)老師 設(shè)計(jì)任務(wù)書 一 、 課題名稱：基于 FPGA 的多功能電子琴設(shè)計(jì) 二 、 指導(dǎo)老師： 三 、 設(shè)計(jì)內(nèi)容與要求 課題概述 本課題擬采用 FPGA 器件設(shè)計(jì)一個(gè)電子琴，具有手動(dòng)彈奏與自動(dòng)演奏兩種功能，其中手動(dòng)彈奏時(shí)還支持錄音回放。該設(shè)計(jì)具有集成度高、性能穩(wěn)定可靠、保密性高、支持樂曲更新等特點(diǎn)，具有很好的趣味性和實(shí)用性，旨在提高學(xué)生的小型電子產(chǎn)品設(shè)計(jì)和開發(fā)能力及 EDA 技術(shù)的應(yīng)用能力。 （ 2）設(shè)計(jì)功能要求： 設(shè)計(jì)一個(gè)電子琴，支持手動(dòng)彈奏、自動(dòng)演奏、彈奏回放等功能，具體要求如下： 可通過 8 個(gè)音符鍵產(chǎn)生 8 個(gè)頻率（還可擴(kuò)展），對應(yīng) 8 個(gè)音符（中音 1， 2,3， 4,5,6,7和高音 1） ，這些頻率輸出經(jīng)放大后驅(qū)動(dòng)喇叭，發(fā)出聲音。 畢業(yè)設(shè)計(jì)（論文） Ⅰ 摘 要 電子琴 系統(tǒng)應(yīng)用 FPGA 器件， 在 QUARTUSⅡ 軟 件進(jìn)行 VHDL 編程， 實(shí)現(xiàn)樂曲的演奏 功能 。該電子琴包括手動(dòng)彈奏、 自動(dòng)演奏 和錄音回放三種功 能。其中 FPGA 模塊的設(shè)計(jì)是整個(gè)電子琴系統(tǒng)設(shè)計(jì)的核心內(nèi)容。本產(chǎn)品的特點(diǎn)是成本較低，性能穩(wěn)定，精度高，有一定的 開發(fā)價(jià)值。 關(guān)鍵詞 ： FPGA ； 電子琴 ； VHDL； QUARTUSⅡ 畢業(yè)設(shè)計(jì)（論文） Ⅱ Abstract An electronic piano is designed based on FPGA, which consists of core parts that designed by using V