【文章內容簡介】 效率，縮短研發(fā)周期，降低研發(fā)成本；而且易于進行功能的擴展，實現(xiàn)方法靈活，調試方便，修改容易 。 第三個方案 也有它的優(yōu)點 ,但同時也存在缺 點 .它對設計者的要求比較高 ,設計者對軟硬件必須十分熟悉 .和方案二來比它的實驗仿真沒有方案二簡單直觀 ,調試也有一定的難度 .在外界環(huán)境相同的條件下 ,方案三設計出來的產(chǎn)品精度和穩(wěn)定度要比方案二稍微差一些 . 因此 ,綜合考慮，基于多功能 電子琴的設計我們選擇方案二來實現(xiàn) 。 控制輸入電路 MCU(單片機 ) 顯示電路 揚聲器電路 畢業(yè)設計（論文） 5 第 3 章 硬件電路設計 設計原理分析 根據(jù) 電子琴 系統(tǒng)的三大功能：支持手動彈奏、 自動演奏、彈奏回放可將其分成音頻轉換 模塊，鍵盤 掃描和模式 控制 模塊和存儲器模塊三部分 ， 加顯示模塊配合音符的顯示及功能模式選擇的顯示， 其中存儲器模塊包括自動播放模塊和錄 音回放模塊 。 功能的實現(xiàn)，其工作原理是這樣的：我們知道，手動彈奏最根本的目的是將按鍵的信號在 FPGA 器件中選擇相應的樂曲頻率，然后輸出發(fā)聲。也就是說我們設計的時候需要想到的是組成樂曲的每個音符的發(fā)音頻率值及其持續(xù)的時間是樂曲能連續(xù)演奏所需的兩個基本要素，問題是如何來獲取這兩個要素所對應的數(shù)值以及通過純硬件的手段來利用這些數(shù)值實現(xiàn)所希望樂曲的演奏效果，另外設計人員還需將原本設計好的樂曲存儲在 FPGA 器件中，當按鍵選擇時能自動把音樂播放出來。 電路 設計 本設計主要是實現(xiàn)通過按 8 個不同的琴鍵，模擬電子琴發(fā)音 。那么就通過可編程邏輯 門陣列 器件（ FPGA）和 VHDL 硬件描述引言來實現(xiàn)電子琴的設計。 圖 電子琴 硬件 框圖 設計的主體是按鍵控制（掃描）模塊電路， FPGA 主板電路和顯示模塊電路。對輸入的頻率進行分頻，得到各 個音階相對應的頻率作 為輸出并具有錄音的功能。再 FPGA 8按鍵輸入 EPCS1 AS 接口 數(shù)碼管顯示 蜂鳴器 電源 畢業(yè)設計（論文） 6 在原設計的基礎上，增加一個樂曲存儲模塊，代替了鍵盤輸入，產(chǎn)生節(jié)拍控制和音階選擇信號，即在此模塊中可存放一個樂曲曲譜真值表，由一個計數(shù)器來控制此真值表的輸出，而由此計數(shù)器的計數(shù)時鐘信號作為樂曲節(jié)拍控 制信號，從而可以設計出一個純硬件的樂曲自動演奏電路 。 電子琴的硬件框圖如上圖 所示 . FPGA 概述 FPGA 是英文 Field Programmable Gate Array 的縮寫， 即現(xiàn)場可編程門陣列 ，它是在 PAL、 GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路 (ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。它是當今數(shù)字系統(tǒng)設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特 定的功能，且可以反復擦寫。在修改和升級時，不需額外地改變 PCB 電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞。 FPGA 它采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個新概念，內部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸出輸入模塊 IOB(Input Output Block)和內部連線 (Interconnect)三個部分。 FPGA 的可編 程實際上是改變了 CLB 和 IOB 的觸發(fā)器狀態(tài)，這樣，可以實現(xiàn)多次重復的編程由于 FPGA 需要被反復燒寫，它實現(xiàn)組合邏輯的基本結構不可能像 ASIC 那樣通過固定的與非門來完成，而只能采用一種易于反復配置的結構。查找表可以很好地滿足這一要求，目前主流 FPGA 都采用了基于 SRAM 工藝的查找表結構，也有一些軍品和宇航級 FPGA 采用 Flash 或者熔絲與反熔絲工藝的查找表結構。通過燒寫文件改變查找表內容的方法來實現(xiàn)對 FPGA 的重復配置。 根據(jù)數(shù)字電路的基本知識可以知道，對于一個 n 輸入的邏輯運算，不管是 與或非運算還是異或運算等等，最多只可能存在 2n 種結果。所以如果事先將相應的結果存放于一個存貯單元，就相當于實現(xiàn)了與非門電路的功能。 FPGA 的原理也是如此，它通過燒寫文件 去配置查找表的內容，從而在相同的電路情況下實現(xiàn)了不同的邏輯功能。 查找表 (LookUpTable) 簡稱為 LUT， LUT 本質上就是一個 RAM。 目前 FPGA 中多使用 4 輸入的 LUT，所以每一個 LUT 可以看成一個有 4 位地址線的 RAM。當用戶通過原理圖或 HDL語言描述了一個邏輯電路以后， PLD/FPGA開發(fā)軟件會自動計算邏輯電路的所 有可能結果，并把真值表 (即結果 )事先寫入 RAM，這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出即可。從表中可以看到， LUT 具有和邏輯電路相同的功能。實際上，畢業(yè)設計（論文） 7 LUT 具有更快的執(zhí)行速度和更大的規(guī)模。 由于基于 LUT 的 FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設計領域。其組成部分主要有可編程輸入 ， 輸出單元、基本可編程邏輯單元、內嵌 SRAM、豐富的布線資源、底層嵌入 功能單元、內嵌專用單元等，主要設計和生產(chǎn)廠家有賽靈思、 Altera、 Lattice、Actel、 Atmel 和 QuickLogic 等公司，其中最大的是美國賽靈思公司，占有可編程市場 50% 以上的市場份額，比其他所有競爭對手市場份額的總和還多。 FPGA 器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應用的功能，特別適合于產(chǎn)品的樣機開發(fā)和小批量生產(chǎn)。現(xiàn)場可編程門陣列 FPGA 是一種新型的高密度PLD，采用 CMOS— SRAM 工藝制作，與門陣列 PLD 不同，其內部由許多獨立的可編程邏輯模塊（ CLB）組成 (如下圖 所示 )，邏輯塊之間可以靈活地相互連接。 圖 FPGA 內部芯片的結構圖 現(xiàn)場可編程門陣列 FGPA 的結構一般分為三部分：可編程邏輯塊、可編程 I/O 模塊和可編程內部連線。 CLB 的功能很強，不僅能夠實現(xiàn)邏輯函數(shù)，還可以配置成 RAM等復雜的形式，配置數(shù)據(jù)存放在片內的 SRAM 或者熔絲圖上。基于 SRAM 的 FPGA器件工作前需要從芯片外部加載配置數(shù)據(jù)，配置后的數(shù)據(jù)可以存儲在片外的 EPROM上或者計算機上。 現(xiàn)場可編程門陣列 FPGA允許電路設計者利用基于計算機的開發(fā)平臺，經(jīng) 過設計輸入、仿真、測試和校驗，直接達到預期的結果。使用 FPGA器件可以大大縮短系統(tǒng)的研畢業(yè)設計（論文） 8 制周期，減少資金的投入。更吸引人的是，采用 FPGA器件可以將原來的電路板級產(chǎn)品集成為芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時還可以很方便地對設計進行在線修改。因此， FPGA的出現(xiàn)受到了電子設計師的普遍歡迎，發(fā)展十分迅速。 FPGA 的基本結構 FPGA采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、 輸出輸入模塊 IOB（ Input Output Block）和內部連線（ Interconnect）三個部分。 FPGA的基本特點主要有： 1） 采用 FPGA設計 ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 2） FPGA可做其它全定制或半定制 ASIC電路的中試樣片。 3） FPGA內部有豐富的觸發(fā)器和 I／ O引腳。 4） FPGA是 ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 5） FPGA采用高速 CHMOS工藝，功耗低，可以與 CMOS、 TTL電平兼容。 可以說， FPGA芯片是小批量系統(tǒng)提高系 統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA是由存放在片內 RAM中的程序來設置其工作狀態(tài)的，因此 ， 工作時需要對片內的 RAM進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將 EPROM中數(shù)據(jù)讀入片內編程 RAM中，配置完成后， FPGA進入工作狀態(tài)。掉電后， FPGA恢復成白片，內部邏輯關系消失，因此， FPGA能夠反復使用。 FPGA的編程無須專用的 FPGA編程器，只須用通用的 EPROM、 PROM編程器即可。當需要修改 FPGA功能時，只需換一片 EPROM即可。這樣，同一片 FPGA，不同的編 程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA的使用非常靈活。 FPGA有多種配置模式：并行主模式為一片 FPGA加一片 EPROM的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設模式可以將 FPGA作為微處理器的外設，由微處理器對其編程。 FPGA 器件 芯片 介紹 我們選擇是 Altera 公司 Cyclone 系列中的 EP1C3T100C8 芯片 。 EP1C3T100C8 芯片 具有如下特點： （ 1） 可編程體系結構，實現(xiàn)低成本設計 ； （ 2） 嵌入式存儲器資源支持 多種存儲器應用和數(shù)字信號處理 (DSP)實現(xiàn) ； （ 3） 專用外部存儲器接口電路，支持與 DDR FCRAM 和 SDRAM 器件以及 SDR SDRAM 存儲器的連接 ； （ 4） 支持串行總線和網(wǎng)絡接口以及多種通信協(xié)議 ； 畢業(yè)設計（論文） 9 （ 5） 片內和片外系統(tǒng)時序管理使用嵌入式 PLL； （ 6） 支持單端 I/O 標準和差分 I/O 技術， LVDS 信號數(shù)據(jù)速率高達 640Mbps； （ 7） 處理功耗支持 Nios II 系列嵌入式處理器 ； （ 8） 采用新的串行配置器件的低成本配置方案 。 EP1C3T100C8 具體參數(shù) 見表 ： 表 FPGA 芯 片 EP1C3T100C8 參數(shù) Feature EP1C3T100C8 LEs 2,910 M4K RAM blocks(128*36 bits) 13 M4K RAM Columns 1 LAB Columns 24 LAB Rows 13 Total RAM bits 59,904 PLLs 1 Maximum user I/O pins(1) 104 100pin TOFP 65 原理圖 原理圖見附錄 A。 畢業(yè)設計（論文） 10 第 4 章 軟件 電路 設計 VHDL 語言 介紹 VHDL 全名 VeryHighSpeed Integrated Circuit HardwareDescription Language， 翻譯成中文就是超高速集成電路硬件描述語言 ， 主要是應用在數(shù)字電路的設計中。目前，它在中國的應用多數(shù)是用在 FPGA/CPLD/EPLD 的設計中。當然在一些實力較為雄厚的單位，它也被用來設計 ASIC。 VHDL 主要用于描述數(shù)字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風格以及語法是十分類似于一般的計算機高級語言。 VHDL 的程序結構特點是將一項工程設 計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內部（或稱不可視部分），既涉及實體的內部功能和算法完成部分。在對一個設計實體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是 VHDL 系統(tǒng)設計的基本點。 VHDL 語言特點 VHDL 具有如下特點： （ 1） 功能強大、設計靈活 VHDL 具有功能強大的語言結構， 可以用簡潔明確的 源代碼 來描述復 雜的邏輯控制。它具有多層次的設計描述功能，層層細化，最后可直接生成電路級描述。 VHDL支持同步電路、異步電路和隨機電路的設計，這是其他硬件描述語言所不能比擬的。VHDL 還支持各種設計方法，既支持自底向上的設計，又支持自頂向下的設計；既支持模塊化設計，又支持層次化設計。 （ 2） 支持廣泛、易于修改 ： 由于 VHDL 已經(jīng)成為 IEEE 標準所規(guī)范的硬件描述語言，目前大多數(shù) EDA 工具幾乎都支持 VHDL，這為 VHDL 的進一步推廣和廣泛應用奠定了基礎。在硬 件電路設計過程中，主要的設計文件是用 VHDL 編寫的源代碼，因為 VHDL 易讀和結構化，所以易于修改設計。 （ 3）強大 大的系統(tǒng)硬件描述能力 ： VHDL 具有多層次的設計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。而描述既可以采用行為描述、寄存器傳輸描述或結構描述，也可以采用三者混合的混合級描述。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模型。 VHDL 支持預定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使畢業(yè)設計（論文） 11