【文章內(nèi)容簡介】 或陣列”的器件，大部分 簡單PLD和CPLD都屬于這個范疇。第三種分類方法是從編程工藝上劃分：熔絲（Fuse）型器件。早期的PROM器件就是采用熔絲結(jié)構(gòu)的，編程過程就是根據(jù)設(shè)計的熔絲圖文件來燒斷對應(yīng)的熔絲達到編程目的。（3）反熔絲型器件。是對熔絲技術(shù)的改進，在編程處通過擊穿漏層使得兩點之間導通。與熔絲燒斷獲得開路正好相反。某些FPGA采用此種編程方式，如Actel公司的FPGA器件。無論是熔絲還是反熔絲結(jié)構(gòu)，都只能編程一次，因而又合稱為OTP器件，即一次性可編程(One Time Programmable)器件。（4）EPROM型。稱為紫外線擦除點可編程邏輯器件。是用較高的編程電壓進行編程，當需要再次編程時，用紫外線進行擦除。與熔絲、反熔絲型不同，可多次編程。有時為降低生產(chǎn)成本，在制造EPROM型器件時不加用于紫外線擦除的石英窗口，于是就不能用紫外線擦除，而只能編程一次，也被稱為OTP器件。很早以前人們就曾設(shè)想設(shè)計一種邏輯可再編程的器件，不過由于受到當時集成電路工藝技術(shù)的限制，一直未能如愿。直到20世紀后期，集成技術(shù)有了飛速的發(fā)展，可編程邏輯器件才得以實現(xiàn)。歷史上，可編程邏輯器件經(jīng)歷了從PROM(Programmable Read Only Memory ),PLA(Programmable Logic Array),PAL(Programmable Array Logic )可重復編程GAL（Generic Array Logic）到采用大規(guī)模集成技術(shù)的EPLD到CPLD和FPGA的發(fā)展過程。在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面都有很大的改進和提高。可編程邏輯器件大致的演變過程如下：（1）20世紀70年代熔絲編程的PROM和PLA器件是最早的可編程的邏輯器件。（2）20世紀70年代末，對PLA進行了改進，AMD公司推出PAL器件。（3）20世紀80年代初，Lattice公司發(fā)明點可擦寫的比PAL使用靈活的GAL器件。（4）20世紀80年代中期，Xilinx公司提出現(xiàn)場可編程概念，同時產(chǎn)生了世界上第一片F(xiàn)PGA器件。同一時期，Altera公司推出EPLD器件，較GAL器件有更高的集成度，可以用紫外線或點擦除。（5）20世紀80年代末，Lattice公司又提出在系統(tǒng)可編程技術(shù)，并且推出了一系列具備在系統(tǒng)可編程能力的CPLD器件，將可編程邏輯器件的性能和應(yīng)用技術(shù)推向一個全新的高度。進入20世紀90年代后，可編程邏輯集成電路技術(shù)進入飛速發(fā)展時期。器件的可用邏輯門數(shù)超過了百萬門，并出現(xiàn)了內(nèi)嵌復雜功能模塊（如加法器、乘法器、RAM、CPU核、DSP核、PLL等）的SOPC(System on programmable chip)。 EPF10K10LC844芯片簡介[6]本設(shè)計采用EPF10K10LC844芯片，下面將對其進行簡單介紹。 Altera公司的FPGA器件Flex10K EPF10K10LC844,FLEX(靈活邏輯單元矩陣)系列是Altera應(yīng)用非常廣泛的產(chǎn)品，這些器件具有比較高的集成度及豐富的寄存器資源，采用了快速，可預(yù)測延時的連續(xù)式布線結(jié)構(gòu)，是一種將CPLD和FPGA的優(yōu)點結(jié)合于一體的器件。EPF10K10LC844是84pinPLCC封裝，另外還有其它類型的管腳和封裝，有很強的選擇性。具有以下主要特點：（1）1萬個等效邏輯門，含有572個邏輯單元（LEs）、72個邏輯陣列塊（LABs）、3個嵌入式陣列塊（EAB s），并具有720個片內(nèi)寄存器，可以在不占用內(nèi)部資源的條件下實現(xiàn)6144 bit的片內(nèi)存儲器；（2）內(nèi)部模塊間采用高速、延時可預(yù)測的快速通道連接，最高工作頻率可以達到150 MHz以上；（3）邏輯單元間具有高速、高扇出的級聯(lián)鏈和快速進位鏈；（4）片內(nèi)還有三態(tài)網(wǎng)絡(luò)和6個全局時鐘、4個全局清零信號以及豐富的I/O資源；（5）每個I/O引腳可以選擇為三態(tài)控制或集電極開路輸出，可以通過編程控制每個I/O引腳的速度以及I/O寄存器的使用。 電子時鐘的設(shè)計方案數(shù)字電子鐘的設(shè)計方法有多種，例如，可用中小規(guī)模集成電路組成電子鐘；也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘；還可以利用單片機來實現(xiàn)電子鐘等等方案一：運用單片機內(nèi)部的定時/計數(shù)器來實現(xiàn)電子時鐘的方法，該方案設(shè)計由單片機AT89S51芯片和LED數(shù)碼管為核心，輔以必要的電路，構(gòu)成了一個單片機電子時鐘。時鐘的基本顯示原理：時鐘開始顯示為0時0分0秒，也就是數(shù)碼管顯示000000，然后每秒秒位加1 ，到9后，10秒位加1，秒位回0。10秒位到5后，即59秒 ，分鐘加1，10秒位回0。依次類推，時鐘最大的顯示值為23小時59分59秒。這里只要確定了1秒的定時時間， 其它位均以此為基準往上累加。方案二：采用專用的時鐘芯片實現(xiàn)，通過單片機讀取時鐘芯片的計時時間，在數(shù)碼管上顯示出來，就可以實現(xiàn)電子時鐘功能，典型的時鐘芯片有：DS1302，DS12887，X1203，PCF8583等都可以實現(xiàn)電子時鐘功能。方案三：采用FPGA來實現(xiàn)電子時鐘功能，運用VHDL語言來描述電子時鐘的各個功能模塊。將電子時鐘分為六十進制計數(shù)器和二十四進制計數(shù)器兩個基本的功能模塊，然后將兩個六十進制計數(shù)器和一個二十四進制計數(shù)器相級聯(lián)，就構(gòu)成一個具有時、分、秒的電子時鐘。比較方案一、方案二和方案三：方案一是用軟件實現(xiàn)，即用單片機內(nèi)部的可編程定時/計數(shù)器來實現(xiàn)，但誤差很大，主要用在對時間精度要求不高的場合；方案二是用專門的時鐘芯片實現(xiàn)，在對時間精度要求很高的情況下，通常采用這種方法，但該方案還具備日歷功能，造成功能上的浪費；方案三是采用FPGA實現(xiàn)，運用VHDL語言描述，設(shè)計方法簡單，而且運用有源晶振作為系統(tǒng)的時鐘源，通過分頻得到1HZ的信號，計時精度很高，不低于方案二的計時精度，而且運用VHDL語言來描述電子時鐘是完全的硬件實現(xiàn)。通過以上比較，系統(tǒng)中采用FPGA來實現(xiàn)電子時鐘功能[7] 。第三章 系統(tǒng)電路設(shè)計 總體設(shè)計設(shè)計一個顯示時（2位）、分（2位）、秒（2位）共六位的多功能電子鐘，它的主要功能是進行準確的計時。利用VHDL語言對硬件進行描述，通過下載到FPGA之中進行硬件驗證。系統(tǒng)采用4MHz的石英晶體振蕩器作為時鐘源，經(jīng)過分頻之后得到1HZ的秒鐘信號，秒計滿60即得1分鐘，分計滿60便得1小時的信號，小時計滿24即得一天。其中有六個按鍵用于調(diào)整時間，復位等功能。具體功能如下： 電子鐘的外觀圖OK鍵：開始計時。SET鍵：與調(diào)時、調(diào)分、調(diào)秒鍵配合，可以調(diào)整到指定的時間。RESET鍵：清零。 電子時鐘硬件總體框圖在每個功能模塊分項設(shè)計和組合前，先簡單介紹一下每個方塊的功能作用[8] 。（1）分頻器通過分頻將4MHz的信號分頻為1Hz的秒信號和100Hz的同步掃描時鐘信號。（2）1Hz的秒信號輸入到秒計數(shù)電路，當計數(shù)器溢出時，向分計數(shù)器進位，當分計數(shù)器溢出時，向時計數(shù)器進位。（3）BCD譯碼電路是將計數(shù)器的十六進制計數(shù)值轉(zhuǎn)換為數(shù)碼管顯示所需要的段碼。（4）位碼電路是用來選通某一位數(shù)碼管，使其顯示數(shù)字。（5）掃描同步電路作用控制同一個數(shù)碼管的段碼和位碼同步，同時對多個數(shù)碼管輪流掃描。（6）鍵盤控制電路作用是啟動電子時鐘計時，設(shè)定時間等。 顯示電路設(shè)計顯示電路有LCD和LED顯示電路，系統(tǒng)中選用LED顯示電路，LED器件是一種發(fā)光二極管顯示器。其特點如下：（1）LED顯示器具備穩(wěn)定、高速、簡單的系統(tǒng)；（2）LED顯示結(jié)構(gòu)簡單、性能穩(wěn)定；（3）LED顯示應(yīng)用在成熟的生產(chǎn)技術(shù)上。發(fā)光二極管組成的顯示器是單片機應(yīng)用產(chǎn)品中最常用的廉價輸出設(shè)備。 八段發(fā)光二極管外型發(fā)光二極管的陽極連在一起的稱為共陽極顯示器，陰極連在一起的稱為共陰極顯示器。1位顯示器有8個發(fā)光二極管組成，其中7個發(fā)光二極管a~g控制7個筆段的亮或暗，另一個控制一個小數(shù)點的亮和暗，這種筆畫式的八段顯示器能顯示的字符少。字符的形象有些失真，但控制方便，使用簡單[9] 。 共陰極數(shù)碼管 共陽極數(shù)碼管顯示器的顯示方法有靜態(tài)和動態(tài)兩種方法。顯示器位數(shù)較少時，采用靜態(tài)顯示的方法是合適的。當位數(shù)較多時，用靜態(tài)顯示所需的I/O太多，一般采用動態(tài)顯示方法，所以在系統(tǒng)中我們采用動態(tài)顯示。此類數(shù)碼管的工作特點是：（1）數(shù)碼管片選端清0時，對應(yīng)位的數(shù)碼管才有可能亮；（2）每次只能有一個片選端清0，即只能動態(tài)移位顯示相應(yīng)的數(shù)據(jù)；（3）控制器通過控制數(shù)碼管顯示相應(yīng)數(shù)字要用查表子程序來實現(xiàn)。系統(tǒng)中顯示電路是由分頻電路、掃描電路、BCD碼多路選擇器、位選碼電路和BCD譯碼器構(gòu)成的。，其中FPQ為分頻器，通過分頻得到掃描時鐘信號，時鐘信號為100Hz；SCAN為掃描電路，它是由狀態(tài)機組成的，循環(huán)掃描數(shù)碼管，使得數(shù)碼管穩(wěn)定的顯示數(shù)據(jù)；BCDYMQ為BCD譯碼器，作用是將計數(shù)器輸出的十六進制數(shù)轉(zhuǎn)換為數(shù)碼管顯示所需要的段碼；BIT為位碼，作用是輪流選擇數(shù)碼管的位。 數(shù)碼管動態(tài)掃描電路 分頻器電路掃描電路所需要的掃描時鐘信號為100Hz，是通過分頻器將系統(tǒng)的4MHz時鐘信號經(jīng)過10000分頻之后，再通過四分頻得到的。系統(tǒng)中采用四個十進制計數(shù)器相級聯(lián)實現(xiàn)10000分頻，然后通過兩個T觸發(fā)器實現(xiàn)四分頻得到100Hz信號。十進制計數(shù)器的VHDL語言描述見附錄程序1[10] 十進制計數(shù)器的仿真圖 掃描電路電路掃描電路是動態(tài)數(shù)碼管顯示的核心部件，通過掃描電路使得同一位數(shù)碼管的段碼、位碼能夠同步選擇并穩(wěn)定顯示數(shù)據(jù)。其VHDL語言描述見附錄程序2 掃描電路仿真圖掃描電路是由四位二進制計數(shù)器組成的狀態(tài)機構(gòu)成的。其中SCAN為掃描時鐘信號輸入端，COMCLK為狀態(tài)輸出端。 BCD碼多路選擇器BCD碼多路選擇器是輸入的四位的BCD碼根據(jù)掃描電路的輸出進行選擇，然后通過BCD譯碼器將對應(yīng)的BCD碼轉(zhuǎn)換成顯示所需要的段碼。見附錄程序3[11] BCD譯碼器BCD譯碼器是將輸入的四位二進制數(shù)轉(zhuǎn)換成七段顯示代碼，通過對應(yīng)的顯示代碼驅(qū)動LED顯示相應(yīng)的數(shù)據(jù)。其VHDL語言描述見附錄程序4 BCD譯碼器仿真波形 位選碼電路 位選碼電路的作用是在掃描電路作用下，依次輸出對應(yīng)的數(shù)碼管的位選碼。程序見附錄程序5 位選碼仿真