【正文】 由 七段 LED 顯示測(cè)量的頻率值，發(fā)光二極管顯示高音的音符。 Cyclone II 設(shè)備系列擁有以下的特點(diǎn) : 琴鍵（ 16 個(gè)） FPGA 芯片 音樂(lè)控制鍵 MUSIC 預(yù)存儲(chǔ)歌曲 揚(yáng)聲器 發(fā)光二極管 音階顯示 7 ● 4608 到 68416 LEs 的高密度的結(jié)構(gòu)； ●嵌入式乘法器； ●先進(jìn)的 I/O 口支持； ●靈活的時(shí)鐘管理電路； ●設(shè)備的配置； [4] 按鍵模塊及其功能 獨(dú)立式鍵盤(pán)輸入電路的 VHDL 程序設(shè)計(jì)主要包括 ： 鍵盤(pán)去抖電路、輸入信息譯碼電路和 LED 顯示被按下 等電路 組成 ，其中重點(diǎn)為輸入 信息譯碼電路的設(shè)計(jì)。 Altera 最新一代低價(jià)位的 FPGA—— cyclone II FPGA 系列，和同類(lèi) 90nmFPGA 器件相比，它提高了百分之六十的性能和降低了一半 的功耗。 Cyclone II 器件的制造基于 300mm 晶圓，采用臺(tái)積電 90nm、低 K 值電介質(zhì)工藝，這種工藝技術(shù) 采用了 低絕緣體過(guò)程 ， 確保了快速 性 、 有效性和低成本。系統(tǒng)結(jié)構(gòu)精簡(jiǎn)、可靠，而且靈活性高。 系統(tǒng)設(shè)計(jì)的主要組成 部 分 本設(shè)計(jì)采 用 VHDL 語(yǔ)言編程設(shè)計(jì)實(shí)現(xiàn)，音頻發(fā)生部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片 FPGA 芯片上實(shí)現(xiàn)。 頂層模塊設(shè)計(jì)方法 頂層模塊的設(shè)計(jì)就是要設(shè)計(jì)一個(gè)頂層模塊將各模塊進(jìn)行例化連接，再組成一個(gè)協(xié)同發(fā)揮功能的的整體。 模塊設(shè)計(jì)方法 6 按鍵 模塊在這個(gè)系統(tǒng)中的作用是每按下實(shí)驗(yàn)板上的一個(gè)鍵，該模塊要相應(yīng)的輸出一個(gè)分頻系數(shù)，用程序?qū)⒃摲诸l系數(shù)送到分頻模塊后將會(huì)產(chǎn)生一個(gè)特定頻率的信號(hào)，傳送到實(shí)驗(yàn)板上的 揚(yáng)聲器里，并發(fā)出不同頻率的聲音即音符。 方法三 ：先對(duì)時(shí)鐘脈沖進(jìn) 行分頻得到 1MHZ的脈沖，然后按照輸入的分頻系數(shù)對(duì) 1MHZ的再次分頻，得到所需的音符頻率，最后在音調(diào)輸出時(shí)再進(jìn)行二分頻，將脈沖展開(kāi)能夠直接得到占空比為 50%的分頻信號(hào)，將脈沖展寬，使揚(yáng)聲器有足夠發(fā)生功率。但是這種占空比不等于 50%的信號(hào)是無(wú)法驅(qū)動(dòng)實(shí)驗(yàn)板上的揚(yáng)聲器發(fā)聲的。 [3] 方法 一 ：使用加法計(jì)數(shù)器。 至于音長(zhǎng)的控制，在自動(dòng)演奏模塊，每個(gè)樂(lè)曲的音符是按地址存放的，播放樂(lè)曲時(shí)按4HZ 的時(shí)鐘頻率依次讀取簡(jiǎn)譜，每個(gè)音符持續(xù)時(shí)間為 秒。因此，要控制音符的音長(zhǎng)，就必須知道樂(lè)曲的速度和每個(gè)音符所對(duì)應(yīng)的節(jié)拍數(shù)。以中音 1為例，對(duì)應(yīng)的頻率值為 523Hz，它的分頻系數(shù)應(yīng)該為： 至于其他音符，可由上式求出對(duì)應(yīng)的分頻系數(shù)，這樣利用程序可以很輕松地得到相應(yīng)的樂(lè)聲 。這個(gè)過(guò)程實(shí)際上進(jìn)行了一次二分頻，頻率變?yōu)樵瓉?lái)的二分之一即 。在數(shù)控分頻器模塊，首先對(duì)時(shí)鐘頻率進(jìn)行 12 分頻，得到 1MHZ 的輸入頻率，然后再次分頻得到各音符的頻率。實(shí)際上，只要各個(gè)音符間的相對(duì)頻率關(guān)系不變，演奏出的樂(lè)曲聽(tīng)起來(lái)都不會(huì)走調(diào)。若分頻器時(shí)鐘頻率過(guò)低，則由于分頻系數(shù)過(guò)小，四舍五入取整 數(shù) 后的誤差較大；若時(shí)鐘頻率過(guò)高，雖然誤差變小，但分頻數(shù)將 會(huì) 變大。由此可以計(jì)算出簡(jiǎn)譜中從低音l 至高音 1 之間每個(gè)音符的頻率。在 2 個(gè)八度音之間，又可分為 12 個(gè)半音。由此可見(jiàn)，樂(lè)曲中每個(gè)音符的發(fā)音頻率 以及音符 持續(xù)的時(shí)間是樂(lè)曲能夠連續(xù)演奏的兩個(gè)關(guān)鍵因素。 電子琴設(shè)計(jì) 原理 樂(lè)曲都是由一 連串的音符組成， 按照樂(lè)曲的樂(lè)譜依次輸出這 些音符所對(duì)應(yīng)的頻率，就可以在揚(yáng)聲器上連續(xù)地發(fā)出各個(gè)音符的音調(diào)。 方案二： 采用單片機(jī)實(shí)現(xiàn)，通過(guò)軟件編程，仿真后將程序用編程器寫(xiě)入到單片機(jī)芯片上，該方案成本低，穩(wěn)定度 也比較好，但外圍電路 多， 特 別是播放音樂(lè)時(shí)需要用到大容量的外部存儲(chǔ)器， 這樣就 增加了編程難度，調(diào)試不夠直觀 ，也不夠靈活方便 。 [2] 第 2 章 方案選擇及原理 分析 方案比較 方案一 ： 采用數(shù)字邏輯電路制作，用 IC拼湊焊接實(shí)現(xiàn)。 Altera 在 Quartus II 中包含了許多諸如 SignalTap II、 Chip Editor 和 RTL Viewer 的設(shè)計(jì)輔助工具，集 成了 SOPC 和 HardCopy 設(shè)計(jì)流程，并且繼承了 Maxplus II 友好的圖形界面及簡(jiǎn)便的使用方法。 Maxplus II 作為 Altera 的上 4 一代 PLD 設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。 [1] Quartus II 簡(jiǎn)介 Quartus II 是 Altera 公司的綜合性 PLD 開(kāi)發(fā)軟件，支持原理圖、 VHDL、 VerilogHDL以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整 CPLD 設(shè)計(jì)流程。VHDL 系統(tǒng)設(shè)計(jì)與其他硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述 能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。然后通過(guò)適配器將網(wǎng)表文件配置于指定的目標(biāo)器件，產(chǎn)生最終下載文件或配置文件。其開(kāi)發(fā)流程：在頂層用方框圖或硬件語(yǔ)言對(duì)電路的行為進(jìn)行描述后，進(jìn)行系統(tǒng)仿真驗(yàn)證和 糾錯(cuò)。目前，它在中國(guó)的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計(jì)中 ，同時(shí)也被 一些實(shí)力較為雄厚的單位用來(lái)設(shè)計(jì) ASIC。 它出現(xiàn)于80 年代后期， 最初是由美國(guó)國(guó)防部開(kāi)發(fā)出來(lái) 的，是為了 供美軍用來(lái)提高設(shè)計(jì)的可靠性和縮減開(kāi)發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言 。以 EDA 工具作為開(kāi) 發(fā)手段， 運(yùn)用 VHDL 硬件描述 語(yǔ)言將使整個(gè)系統(tǒng)大大簡(jiǎn)化 ， 提高 了電子琴 整體的性能和可靠性。 電子琴是數(shù)字電路中的一個(gè)典型應(yīng)用 。 所以 采用 FPGA/CPLD 取代傳統(tǒng)的標(biāo)準(zhǔn)集成電路、接口電路 已經(jīng)成為 電子技術(shù)發(fā)展的必然趨勢(shì)。FPGA/CPLD 的設(shè)計(jì)采用了高級(jí)語(yǔ)言 ，例 如 VHDL 語(yǔ)言， AHDL 語(yǔ)言 。 音符 2 目錄 第 1 章 引言 ................................................................................................................... .3 課題分析 ............................................................................................................. 3 VHDL 語(yǔ)言和 QUARTUS II 環(huán)境簡(jiǎn)介 ................................................................... 3 VHDL 簡(jiǎn)介 ................................................................................................ 3 Quartus II 簡(jiǎn)介 ............................................................................................ 3 第 2 章 方案選擇及原理分析 ............................................................................................ 4 方案 比較 ............................................................................................................ 4 電子琴 設(shè)計(jì) 原理 .................................................................................................. 4 分頻模塊設(shè)計(jì)方法 ..................................................................................... 5 按鍵模塊設(shè)計(jì)方法 ....................................