【正文】 值放大 直流疊加 乘法器 Fo 調(diào)制度控制字 基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 12 圖 35 FM 調(diào)制原理組成框圖 ASK 調(diào)制原理 根據(jù) ASK 的定義，輸入為 1 時(shí)，輸出幅度最大，輸入為 0 時(shí)，輸出為 0，可以很容 易得到 ASK 信號(hào)。原理框圖如圖 34 所示 圖 34 AM 原理框圖 FM 調(diào)制原理 由于調(diào)制信號(hào)都是 1KHz 的正弦波，所以為了節(jié)省資源， FM和 AM的信號(hào)用同一個(gè)信號(hào)。 頻率控制字 K 輸出序列 N N 位 加法器 N 位相位 寄存器 基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 11 圖 33 正弦波發(fā)生模塊原理框圖 AM 硬件實(shí)現(xiàn)原理 我們用將系統(tǒng)時(shí)鐘分頻得到的 256KHz 的時(shí)鐘作為一個(gè) 8 位的計(jì)數(shù)器的時(shí)鐘，該計(jì)數(shù)器的輸出作為一個(gè) 8 位正弦表 ROM 的地址發(fā)生器，從而得到一個(gè) 1KHz 的調(diào)制波。為了減少 FPGA 內(nèi)部資源的使用量，我們采取了相位截?cái)喾?，正弦表的輸入是第二個(gè)寄存器的高 12 位。輸出頻率 Fout=M*Δf（ M 為頻率控制字），由此式可知，只要改變頻率控制字 M 即可改變輸出頻率。相位累加器我們采用的是 32 位的，系統(tǒng)時(shí)鐘采用 100M。由采樣原理可知，如果使用兩個(gè)相同的頻率合成器，并使其參考時(shí)鐘相同，同時(shí)設(shè)定相同的頻率控制字、不同的初始相位，那么在原理上就 可以 實(shí)現(xiàn)輸出兩路具有一定相位差的同頻信號(hào) 。 相位累加器的最大計(jì)數(shù)長(zhǎng)度與正弦查詢(xún)表 中所存儲(chǔ)的相位分隔點(diǎn)數(shù)相同，在取樣頻率 (由參考時(shí)鐘頻率決定 )不變的情況下，由于相位累加器的相位增量不同，將導(dǎo)致一周期內(nèi)的取樣點(diǎn)數(shù)不同，輸出信號(hào)的頻率也相應(yīng)變化。 新的數(shù)據(jù)送到相位累加器時(shí)，它們之間的相位關(guān)系可以得到保持，也可以通過(guò)相位控制字來(lái)調(diào)節(jié)兩片 頻率合成器 之間的相位差 [4]。相位累加器原理框圖如圖 32 所示。波形 內(nèi) 存的 輸 出送到 D/A 轉(zhuǎn)換 器， D/A 轉(zhuǎn)換 器 將數(shù) 字量形式的波形幅值 轉(zhuǎn)換 成所要求合成 頻 率的模 擬 量形式信 號(hào) [3]。 這樣 ，相位累加器在 時(shí)鐘 作用下，不 斷對(duì)頻 率控制字 進(jìn) 行 線(xiàn) 性相位累加。每 來(lái) 一 個(gè)時(shí)鐘脈沖 fs，加法器 將頻 率控制字ｋ與累加寄 存器輸 出的累加相位 數(shù) 據(jù)相加，把相加后的 結(jié) 果送至累加寄存器的 數(shù) 據(jù) 輸 入端。它是 由參考時(shí)鐘、相位累加器、正弦查詢(xún)表和 D／ A 轉(zhuǎn)換器組成， DDS 的 結(jié) 構(gòu)有很多種，其基本的 電 路原理可用圖 31 來(lái) 表示。 EPF10K10LC844 的主要參數(shù)如表 31[17]： 基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 9 表 31 EPF10K10LC844 的主要參數(shù) 邏輯門(mén)數(shù) I/O 門(mén)數(shù) 電源 V 速度等級(jí) /ns 邏輯單元 RAM /bit 參數(shù) 10000 84 4 576 6144 其 5V 外部電源和 TTL、 CMOS 電平兼，豐富的寄存器資源和 I/O 口， 40MHZ的工作頻率滿(mǎn)足基準(zhǔn)時(shí)鐘 10MHZ 的要求，其優(yōu)良的特性完全可以實(shí)現(xiàn) DDS 芯片的功能。并由 Altera 公司的 MAX plusⅡ開(kāi)發(fā)系列提供軟件支持。 FLEX10K是 Altera 公司 1995 年推出的產(chǎn)品系列，它集合了可編程器件的靈活性，采用 mCMOS SRAM 工藝制造，器件規(guī)模從 10000 門(mén)到 250000 門(mén)，系統(tǒng)時(shí)鐘可以達(dá)到 204MHZ，兼容 66MHZ， 64 bit PIC，采用獨(dú)特的嵌入式陣列和邏輯陣列的邏輯實(shí)現(xiàn)結(jié)構(gòu)，同一系列相同封裝的芯片在管腳上滿(mǎn)足兼容 [16]。 在 FPGA 中常用的編程工藝有反熔絲和 SRAM 兩類(lèi)。 2020 年 12 月收購(gòu) agere 公司（原 Lucent 微電子部）的 FPGA 部門(mén)。中小規(guī)模 PLD 比較有特色， 1999 年推出可編程模擬器件。 可以講 Altera 和Xilinx 共同決定了 PLD 技術(shù)的發(fā)展方向 。通常來(lái)說(shuō)，在歐洲和美國(guó)用 Xilinx 的人多，在日本和亞太地區(qū)用 ALTERA 的人多。產(chǎn)品種類(lèi)較全，主要有： XC9500， Coolrunner ， Spartan, Virtex 等。 Altera 的產(chǎn)品有多個(gè)系列，按照推出的先后順序依次為 Classic 系列、 MAX(Multiple Array Matrix)系列、FLEX(Flexible Logic Element Matrix)系列、 APEX(Advanced Logic Element Matrix)系列、 ACEX 系列、 Stratix 系 列以及 Cyclone 等 [15]。 Altera是著名的 PLD 生產(chǎn)廠商，多年來(lái)一直占據(jù)著行業(yè)領(lǐng)先的地位。 ALTERA：九十年代以后發(fā)展很快，是最大可編程邏輯器件供應(yīng)商之一。 目前世界上有十幾家生產(chǎn) CPLD/FPGA 的公司，最大的三家是： ALTERA XILINX Lattice 其中 ALTERA 和 XILINX 占有了 60%以上的市場(chǎng)份額。但也肯定是一個(gè)競(jìng)爭(zhēng)很激烈的行 業(yè)，關(guān)鍵看的就是速度和深度當(dāng)然還有市場(chǎng)適應(yīng)能力。若在系統(tǒng)級(jí)應(yīng)用中，開(kāi)發(fā)人員不具備系統(tǒng)的擴(kuò)充開(kāi)發(fā)能力，只是搞搞編程是沒(méi)什么意義的，當(dāng)然設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)是另一種情況，搞系統(tǒng)級(jí)應(yīng)用看似起點(diǎn)高，但不具備深層開(kāi)發(fā)能力，很可能會(huì)變成愛(ài)好者，就如很多人會(huì)做網(wǎng)頁(yè)但不能稱(chēng)做會(huì)編程類(lèi)似以上是幾點(diǎn)個(gè)人開(kāi)發(fā)，希望能幫助想學(xué) FPGA 但很茫然無(wú)措的人理一理思路。 FPGA 的應(yīng)用可分為三個(gè)層面：電路設(shè)計(jì)， 產(chǎn)品設(shè)計(jì) ，系統(tǒng)設(shè)計(jì) （ 1） 電路設(shè)計(jì)中 FPGA 的應(yīng)用 ： 連接邏輯，控制邏輯是 FPGA 早期發(fā)揮作用比較大的領(lǐng)域也是 FPGA 應(yīng)用的基石．事實(shí)上在電路設(shè)計(jì)中應(yīng)用 FPGA 的難度還是比較大的這要求開(kāi)發(fā)者要具備相應(yīng)的硬件知識(shí)（電路知識(shí)）和軟件應(yīng)用能力（開(kāi)發(fā)工具）這方面的人才總是緊缺的，往往都從事新技術(shù)， 新產(chǎn)品 的開(kāi)發(fā)成功的產(chǎn)品將變成市場(chǎng)主流基礎(chǔ)產(chǎn)品供產(chǎn)品設(shè)計(jì)者應(yīng)用在不遠(yuǎn)的將來(lái)，通用和專(zhuān)用 IP 的設(shè)計(jì)將成為一個(gè) 熱門(mén)行業(yè) ！搞電路設(shè)計(jì)的前提是必須要具備一定的硬件知識(shí)．在這個(gè)層面，干重于學(xué)，當(dāng)然，快速入門(mén)是很重要的，越好的位子越不等人電路開(kāi)發(fā)是黃金飯碗． （ 2） 產(chǎn)品設(shè)計(jì) ： 把相對(duì)成熟的技術(shù)應(yīng)用到某些特定領(lǐng)域如通訊，視頻，信息處理等等開(kāi)發(fā)出滿(mǎn)足行業(yè)需要并能被行業(yè)客戶(hù)接受的產(chǎn)品這方面主要是 FPGA 技術(shù)和基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 7 專(zhuān)業(yè)技術(shù)的結(jié)合問(wèn)題，另外還有就是與專(zhuān)業(yè)客戶(hù)的界面問(wèn)題產(chǎn)品設(shè)計(jì)還包括專(zhuān)業(yè)工具類(lèi)產(chǎn)品及民用產(chǎn)品，前者重點(diǎn)在性能，后者對(duì)價(jià)格敏感產(chǎn)品設(shè)計(jì)以實(shí)現(xiàn)產(chǎn)品功能為主要目的， FPGA 技術(shù)是一個(gè)實(shí)現(xiàn)手段在這個(gè)領(lǐng)域， FPGA 因?yàn)榫邆浣涌?，控制，功能IP，內(nèi)嵌 CPU 等特點(diǎn)有條件實(shí)現(xiàn)一個(gè)構(gòu)造簡(jiǎn)單，固化程度高，功能全面的系統(tǒng)產(chǎn)品設(shè)計(jì)將是 FPGA 技術(shù)應(yīng)用最廣大的市場(chǎng)，具有極大的爆發(fā)性的需求空間產(chǎn)品設(shè)計(jì)對(duì)技術(shù)人員的要求比較高，路途也比較漫長(zhǎng)不過(guò)現(xiàn)在整個(gè)行業(yè)正處在組建＂首發(fā)團(tuán)隊(duì)＂的狀態(tài)，只要加入，前途光明產(chǎn)品設(shè)計(jì)是一種 職業(yè)發(fā)展 方向定位，不是簡(jiǎn)單的愛(ài)好就能做到的！產(chǎn)品設(shè)計(jì)領(lǐng)域會(huì)造就大量的企業(yè) 和企業(yè)家，是一個(gè)近期的發(fā)展熱點(diǎn)和機(jī)遇 （ 3） 系統(tǒng)級(jí)應(yīng)用 ： 系統(tǒng)級(jí)的應(yīng)用是 FPGA 與傳統(tǒng)的 計(jì)算機(jī)技術(shù) 結(jié)合，實(shí)現(xiàn)一種FPGA 版的 計(jì)算機(jī)系統(tǒng) 如用 Xilinx V4， V5 系列的 FPGA，實(shí)現(xiàn)內(nèi) 嵌 POWER PC CPU， 然后再配合各種外圍功能，實(shí)現(xiàn)一個(gè)基本環(huán)境，在這個(gè)平臺(tái)上跑 LINIX 等系統(tǒng)這個(gè)系統(tǒng)也就支持各種標(biāo)準(zhǔn)外設(shè)和功能接口（如圖象接口）了這對(duì)于快速構(gòu)成FPGA 大型系統(tǒng)來(lái)講是很有幫助的。使用 FPGA 還可以實(shí)現(xiàn)動(dòng)態(tài)配置、在線(xiàn)系統(tǒng)重構(gòu)（可以在系統(tǒng)運(yùn)行的不同時(shí)刻，按需要改變電路的功能，使系統(tǒng)具備多種空間相關(guān)或時(shí)間相關(guān)的任務(wù)）及硬件軟化、軟件硬化等功能。 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線(xiàn)和 I/O 單元都可以由用戶(hù)編程，可以實(shí)現(xiàn)任何邏輯功能，滿(mǎn)足各種設(shè)計(jì)需求。 FPGA 由可編程邏輯單元陣列、布線(xiàn)資源和可編程的 I/O 單元陣列構(gòu)成，一個(gè)FPGA 包含豐富的邏輯門(mén)、寄存器和 I/O 資源。 FPGA 是 在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 FPGA 內(nèi)部?jī)H用來(lái)產(chǎn)生各種信號(hào)并接收單片機(jī)發(fā)來(lái)的控制命令且 FPGA 運(yùn)行速度非常高完全可以滿(mǎn)足題目的要求。其 輸 出的 頻 率、幅度 均可調(diào) 、精度高、分辨率低等一系列優(yōu) 點(diǎn)是 將此方案作為本 設(shè)計(jì) 方案的不二之 選 。方案三的方法在軟、硬件電路設(shè)計(jì)上都簡(jiǎn)單，且與我們的設(shè)計(jì)思路緊密結(jié)合。 用該方案來(lái)實(shí)現(xiàn) DDS 具有較強(qiáng)的靈活性，可以根據(jù)我們的需要寫(xiě)進(jìn)去不同的功能模塊，以此來(lái)達(dá)到題目所要求的功能。 VHDL 語(yǔ)言是電子設(shè)計(jì)領(lǐng)域的主流硬件描述語(yǔ)言 ,具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大降低了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性 ,要比模擬電路快得多。 基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 5 頻率控制字 信號(hào)輸出 時(shí)鐘 圖 21 DDS 與 FPGA總體設(shè)計(jì)圖 方案三：基于 FPGA 的 DDS 函數(shù)信號(hào)發(fā)生器。雖然用此方案產(chǎn)生的信號(hào)具有頻譜純度高、集成度高等優(yōu)點(diǎn)。在設(shè)計(jì)界里眾所周知， DDS 器件采用高速數(shù)字電路和高速 D/A 轉(zhuǎn)換技術(shù)，具有頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號(hào)頻率和相位可快速程控切換等優(yōu)點(diǎn)，所以，我們可以利用 DDS 具有很好的相位控制和幅度控制功能，另外其數(shù)據(jù)采樣功能也是極具精確和完善的，它可以產(chǎn) 生較為精確的任何有規(guī)則波形信號(hào)， 可以實(shí)現(xiàn)對(duì)信號(hào)進(jìn)行全數(shù)字式調(diào)制。其優(yōu)點(diǎn)是工作頻率可望做得很高，也可以達(dá)到很高的頻率分辨率；缺點(diǎn)是使用的濾波器要求通帶可變，實(shí)現(xiàn)很難，高低頻率比不可能做得很高。 方案一：采用震蕩器頻率合成方案。； （ 3）兩路輸出正弦波信號(hào)，峰峰值分別在 ～ 5V變化； （ 4）數(shù)字顯示頻率、相位差。～ 359176。單片機(jī) 通過(guò)接口電路 控制 FPGA 構(gòu)成的 DDS 系統(tǒng)，通過(guò)鍵盤(pán) 送人頻率控制字、相位控制字和幅值控制字，使其輸出一 定頻率、相位和幅值的正弦波信號(hào)，經(jīng)過(guò)低通濾波器后形成平滑的正弦波。步進(jìn) 1176。 （ 4）信號(hào)發(fā)生器相位差 0176。本設(shè)計(jì)主要研究由單片機(jī)控制，以單片機(jī)系統(tǒng)作為主控制部分，用現(xiàn)場(chǎng)可編程邏輯器件 FPGA 實(shí)現(xiàn) DDS 功能，產(chǎn)生頻率、相位可調(diào)的精密正弦波信號(hào)，其各功能模塊采用硬件描述語(yǔ)言 VHDL 來(lái)基于 DDS 的精密正弦信號(hào)發(fā)生器的設(shè)計(jì) 3 實(shí)現(xiàn)和仿真的方法，并對(duì)設(shè)計(jì)系統(tǒng)進(jìn)行理論性測(cè)試分析，達(dá)到課題研究目標(biāo)和目的。與現(xiàn)有各類(lèi)型波形發(fā)生器比較而言，產(chǎn)生的數(shù)字信號(hào)干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡(jiǎn)單方便，成本低。 波形發(fā)生器通過(guò)巧妙的軟件設(shè)計(jì)和簡(jiǎn)易的硬件電路，產(chǎn)生數(shù)字式的正弦波相位、頻率和幅值可調(diào)的信號(hào)?，F(xiàn)在許多DDS 芯片 都 直接提供了實(shí)現(xiàn)多種數(shù)字調(diào)制的功能，實(shí)現(xiàn)起來(lái)比較簡(jiǎn)單，而要實(shí)現(xiàn)模擬線(xiàn)性調(diào)制具有一定的難度。 DDS 具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時(shí)間短、輸出相位連續(xù)、可以實(shí)現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點(diǎn)，而可編程門(mén)陣列（ FPGA）具有集成度高、通用性好、設(shè)計(jì)靈活、編程方便、可以實(shí)現(xiàn)芯片的動(dòng)態(tài)重構(gòu)等特點(diǎn)，因此可以快速地完成復(fù)雜的數(shù)字系統(tǒng)。低相噪高純頻譜和高速捷變的頻率合成器一直是頻率合成技術(shù)發(fā)展的主要目標(biāo)， DDS 技術(shù)的發(fā)展將有力地推動(dòng)這一目標(biāo)的實(shí)現(xiàn)。 頻率合成器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。再加上現(xiàn)在電子技術(shù)突飛猛進(jìn)的發(fā)展，產(chǎn)品的技術(shù)含量越來(lái)越高，使得芯片的復(fù)雜程度越來(lái)越高，人們對(duì)數(shù)萬(wàn)門(mén)乃至數(shù)百萬(wàn)門(mén)設(shè)計(jì)的需求也越來(lái)越多，特別是專(zhuān)用集成電路（ ASIC）設(shè)計(jì)技術(shù)的日趨進(jìn)步和完善 ，推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的迅速發(fā)展。 FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列 )在現(xiàn)代數(shù)字電路設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用。為達(dá)到此目標(biāo)，必須采用少量的 IC 器件使面積盡可能 研究此課題的目的和意義 隨著我國(guó)的經(jīng)濟(jì)日益增長(zhǎng)，社會(huì)對(duì)電子產(chǎn)品的需求量也就越來(lái)越大。從 20 世紀(jì) 90 年代初以來(lái)，電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化。 電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。所以今天無(wú)論是民用 的移動(dòng)電話(huà)、程控交換機(jī)、集群電臺(tái)、廣播發(fā)射機(jī)和調(diào)制解調(diào)器 ,還是軍用的雷達(dá)設(shè)備、圖形處理儀器、遙控遙測(cè)設(shè)備、加密通信機(jī)中 ,都已廣泛地使用大規(guī)?？删幊唐骷?[1]?，F(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強(qiáng)，體積更小，速度更快，功耗更低。而采用直接數(shù)字合成芯片 DDS 及外加 D/A 轉(zhuǎn)換芯片構(gòu)成的可控信號(hào)源，可產(chǎn)生正弦波、調(diào)頻波、調(diào)幅波及方波等，并且其信號(hào)的頻率和幅度可由微機(jī)來(lái)精確控制，調(diào)節(jié)非常方便 [1]。 頻率合成器是電子系統(tǒng)的心臟，是 決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。使用單片機(jī)靈活的控制能力與 FPGA 器件的高性能、高集成度相結(jié)合，可以克服傳統(tǒng) DDS 設(shè)計(jì)中的不足，從而設(shè)計(jì)開(kāi)發(fā)出性能優(yōu)良的 DDS系統(tǒng)。而通過(guò)設(shè)定不同的累加器初值 (K1)和