【正文】 圖 LCD模塊電路圖 GND1VCC2VO3RS4RW5E6DB07DB18DB29DB310DB411DB512DB613DB714BG VCC15BG GND16LCD 1602LCD1液晶 LCD1602P00 P01 P02 P03 P04 P05 P06 P07VCC VCCGNDGNDR2電位器P25 P26 P27 圖 1602LCD模塊電路圖 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 15 167。 LCD顯示模塊 本次設(shè)計(jì)我所使用的是 1602LCD。AD9851 的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率，因此 AD9851 的復(fù)位（ RESET）端可以與單片機(jī)的復(fù)位端直接相連 [4]。在串行輸入方式， WCLK上升沿把 25 引腳的一位數(shù)據(jù)串行移入，當(dāng)移動(dòng) 40 位后，用一個(gè) FQUD 脈沖即可更新輸出頻率和相位。 D7 將數(shù)據(jù)輸入到寄存器，在重復(fù) 5 次之后在FQUD 上升沿把 40 位數(shù)據(jù)從輸入寄存器裝入到頻率 /相位數(shù)據(jù)寄存器（更新 DDS 輸出頻率和相位），同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。 1位用于電源休眠控制， 2位用于選擇工作方式。未清除 40bit 輸入寄存器 .RESET優(yōu)先權(quán)最高 . 23/DVDD:數(shù)字電源引腳 (+5Ｖ )。高電平有效 。 17/DACBP:DAC 旁路連接 .這是 DAC旁路連接端連接通常為 NC(無連接 )以便有很好的無雜散性能。 10,19/AGND:模擬地 (DAC and Comparator). 11,18/AVDD:模擬電路的正向供電電壓 (DAC 和比較器 , Pin 18)和帶隙電壓參考 Pin 11. 12/RSET: DAC外部復(fù)位連接 — k?電阻接地 10 MA 電流輸出 .這使得 DAC的 IOUT and IOUTB滿量程輸出成為可能 . RSET = 13/VOUTN:內(nèi)部比較器負(fù) 向輸出端 14/VOUTP:內(nèi)部比較器正 向輸出端 15/VINN :內(nèi)部比較器的負(fù)向輸入端。 9/REFCLOCK: 參考時(shí)鐘輸入 . CMOS/TTL電平脈沖 ,直接或通過 6 REFCLK 倍乘器 . 直接模式 ,也是系統(tǒng)時(shí)鐘 .如果 6 REFCLK 倍乘器采用 ,倍乘器輸出也是系統(tǒng)時(shí)鐘。 圖 功能方框圖 引腳功能描述 引腳 圖如圖 D0– D7:8位數(shù)據(jù)輸入 . 數(shù)據(jù)端口，用于裝載 32位的頻率控制字和 8位相位控制字。這個(gè)高速 DDS芯片時(shí)鐘頻率可以達(dá)到 180mhz，輸出頻率可以達(dá)到 70mhz，分辨率為 [9]。 AD9851是由數(shù)據(jù)輸入寄存器、頻率 /相位寄存器、具有 6倍參考時(shí)鐘倍乘器的 DDS芯片、 10位的模 /數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個(gè)部分組成。 AD9851及外圍模塊 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 11 AD9851 芯片簡(jiǎn)介 AD9851是在 AD9850的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的 DDS芯片。 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 10 AT89S52單片機(jī)具有如下特性 [16]： ? 片內(nèi)存儲(chǔ)器包含 8KB 的 Flash，可在線編程，擦寫次數(shù)不少于 1000 次； ? 具有 256 字節(jié)的片內(nèi) RAM； ? 具有可編程的 32根 I/O 口線（ P0、 P P2 和 P3 口）； ? 具有 3個(gè)可編程定時(shí)器 T0， T1 和 T2； ? 內(nèi)含 2個(gè)數(shù)據(jù)指針 DPTR0 和 DPTR1； ? 中斷系統(tǒng)是具有 8個(gè)中斷源、 6個(gè)中斷矢量、 2級(jí)優(yōu)先權(quán)的中斷結(jié)構(gòu)； ? 串行通信口是 1個(gè)全雙工的 UART串行口； ? 2 種低功耗節(jié)電工作方式為空閑模式和掉電模式； ? 具有 3級(jí)程序鎖定位； ? 含有 1個(gè)看門狗定時(shí)器； ? 具有斷電標(biāo)志 POF； ? AT89S52的工作電壓為 ～ ； ? 全靜態(tài)工作模式為 0～ 3MHz（ AT89S52）和 0～ 16MHz（ AT89LS52） ； ? 與 MCS51 產(chǎn)品完全兼容。其片內(nèi)具有 8KB的可在線編程的 Flash存儲(chǔ)器。為了提高指令的執(zhí)行速度和效率，采用了面向控制的結(jié)構(gòu)和指令系統(tǒng)的獨(dú)立 CPU，即選擇 Atmel公司的 AT89S52單片機(jī)。 g)汽車方面：點(diǎn)火控制，變速器控制，防滑剎車，排氣控制等。 e)導(dǎo)航與控制方面：導(dǎo)彈控制，魚雷制導(dǎo)控制，智能武器裝置，航天導(dǎo)航系統(tǒng)等。 c)家用電器：高級(jí)電子玩具，微波灶，洗衣機(jī)，錄像機(jī) 等。 單片機(jī)應(yīng)用： a)工業(yè)方面：電機(jī)控制，工業(yè)機(jī)器人，過程控制，智能傳感器，機(jī)電儀一體化等。 d)可以方便的實(shí)現(xiàn)多機(jī)、分布式的集散控制，使整個(gè)控制系統(tǒng)的效率大大地提高。 c)抗干擾能力強(qiáng)，適應(yīng)溫度范圍寬，在各種惡劣的環(huán)境下都能可靠的工作。 b)面向控制。 AT89S52 鍵盤 LCD顯示 AD9851 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 9 時(shí) 鐘 電 路總 線 控 制C P UR O M / E P R O M / F L A S H4 K 字 節(jié)R A M 1 2 8 字 節(jié)S F R 2 1 個(gè)定 時(shí) / 計(jì) 數(shù) 器2 個(gè)中 斷 系 統(tǒng)5 中 斷 源 、 2 優(yōu) 先 級(jí)串 行 口全 雙 工 2 個(gè)并 行 口4 個(gè)R S TE A A L E P S E NX T A L 2 X T A L 1P 0 P 1 P 2 P 3V C CV S S 圖 單片機(jī)典型 內(nèi)部組成原理圖 單片機(jī)特點(diǎn)： a)單片機(jī)體積小巧、使用靈活、成本低，易于真正產(chǎn)品化。其典型結(jié)構(gòu)如圖 。它在一塊芯片上集中成了中央處理 單元 CPU、隨機(jī)存儲(chǔ)器 RAM、只讀存儲(chǔ)器 ROM、定時(shí) /計(jì)數(shù)和多功能輸入 /輸出 I/O 口，如并行口 I/O、串行口 I/O 和轉(zhuǎn)換 A/D 等。 圖 3. 3 設(shè)計(jì)方案框圖 167。正弦信號(hào)發(fā)生器系統(tǒng)設(shè)計(jì)方案框圖如圖 。 167。缺點(diǎn)是 DDS器件價(jià)格有點(diǎn)高 ，而且多數(shù)是帖片元件， 鍵 盤 正弦信號(hào)產(chǎn)生 顯 示 CPU 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 8 這對(duì)于焊接工藝要求比較高。 方案三：利用 DDS 技術(shù)來產(chǎn)生正弦信號(hào)。此方法的優(yōu)點(diǎn)是輸出信號(hào)頻率范圍比較寬。但是單片機(jī)的負(fù)擔(dān)也變大了，計(jì)算量將明顯提高，則 單片機(jī)的大部分資源被輸出正弦波的工作所占用 。此方法的優(yōu)點(diǎn)是電路簡(jiǎn)單，易實(shí)現(xiàn)程控。 167。 圖 系統(tǒng)總框圖 根據(jù)系統(tǒng)總框圖可知 CPU是用來處理鍵盤傳來的按鍵信號(hào)，并且控制顯示模塊和正弦信號(hào)產(chǎn)生模塊的正常工作的。 對(duì)于本系統(tǒng)我采用了四個(gè)模塊，即：鍵盤模 塊、控制模塊、顯示模塊、正弦信號(hào)發(fā)生模塊。 對(duì)一個(gè)系統(tǒng)來說，系統(tǒng)結(jié)構(gòu)的好壞是非常重要的。 Fo = (M/2N)*Fi (1) Fmin = (1/2N)*Fi (2) Fmax = (Mmax/2N)*Fi (3) K = 2N/M (4) 由此可以看出，當(dāng) N比較大時(shí)，對(duì)于很大范圍內(nèi)的 M值， DDS系統(tǒng)都可以在一個(gè)周期內(nèi)輸出足夠的點(diǎn)，保證輸出波形失真很小。 167。 ? 輸出雜散大 由于 DDS 采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。目前市場(chǎng)上采用 CMOS、 TTL、 ECL 工藝制作的 DDS 工習(xí)片，工作頻率一般在幾十 MHz 至 400MHz 左右。 ? 其他優(yōu)點(diǎn) 由于 DDS 中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價(jià)比極高。另外，只要在 DDS 的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任務(wù)的波形。 ? 相位變化連續(xù) 改變 DDS 輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。只要增加相位累加器的位數(shù) N即可獲得任意小的頻率分辨率。 DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)到納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間， 也就是一個(gè)時(shí)鐘周期的時(shí)間。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到 40%Fi. ? 頻率轉(zhuǎn)換時(shí)間短 DDS 是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時(shí)間極短。 DDS 在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo) 方面遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。波形存儲(chǔ)器的輸出送到 D/A轉(zhuǎn)換器， D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成的頻率的模擬量形式信號(hào)。 用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ ROM）的相位取樣地址。 f data 地址計(jì)算單元 相位累加器 位全加器累加寄存器波形存儲(chǔ)器 轉(zhuǎn)換器基準(zhǔn)時(shí)鐘地址值相位步進(jìn)量頻率數(shù)據(jù)out地址計(jì)算單元相位累加器中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 5 器將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。累加寄存器一方面將在上一時(shí)鐘周期作用后所產(chǎn)生的新的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù) X相加；另一方面將這個(gè)值作為取樣地址值送入幅度 /相位轉(zhuǎn)換電路 ，幅度 /相位轉(zhuǎn)換電路根據(jù)這個(gè)地址輸出相應(yīng)的波形數(shù)據(jù)。如圖 。 DDS的基本工作原理 DDS是一種運(yùn)用數(shù)字技術(shù)來實(shí)現(xiàn)產(chǎn)生信號(hào)的方法，它從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。并且可以通過 LCD 顯示頻率值，以便于更好的實(shí)現(xiàn)人機(jī)界面。 AD9851是專業(yè)的正弦信號(hào)發(fā)生器件。 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 4 第二章 系統(tǒng) 原理分析 167。發(fā)生器的參數(shù)要求為： 輸出頻率范圍： 1Khz~100hz； 具有頻率調(diào)整功能，調(diào)整步長(zhǎng)為 100hz； 輸出電壓幅度：在 50 歐姆負(fù)載上電壓峰峰值不小于 1伏?？梢灶A(yù)料，隨著低價(jià)格、高時(shí)鐘頻 率、高性能的新一代 DDS 芯片的問世， DDS 的應(yīng)用前景將不可估量！ 167。 發(fā)展方向 近年來隨著 GSM、 GPRS、 3G、 B1ueTooth乃至己經(jīng)提出標(biāo)準(zhǔn)的 4G 等移動(dòng)通信以及LMDS、無線本地環(huán)路等無線接入的發(fā)展，同時(shí)加上合成孔徑雷達(dá)、多普勒沖雷達(dá)等現(xiàn)代軍事、國(guó)防、航空航天等在科技上的不斷創(chuàng)新與進(jìn)步，世界各國(guó)非常重視頻率合成器的發(fā)展。將 DS應(yīng)用到干擾機(jī)中，可以有效地提高其干擾樣式的控制能力，使干擾機(jī)具有足夠快的引導(dǎo)時(shí)間等優(yōu)點(diǎn)?？梢詮V泛應(yīng)用于相參頻率捷變雷達(dá)、非相參頻率捷變雷達(dá)和自適應(yīng)頻率捷變雷達(dá)系 統(tǒng)中。頻率捷變雷達(dá)包 括兩大類：相參頻率捷變雷達(dá)和非相參頻率捷變雷達(dá)。帶通濾波器 BPF1后插入的放大器的作用是增加 DDS輸出信號(hào)幅度，提高倍頻器的效率，同時(shí)在兩級(jí)倍頻器后加入兩個(gè)五階通濾波器來抑制帶外雜散，頻率合成器輸出信號(hào) f0 為 9 Fdds。晶體振蕩器輸出經(jīng) AD9854內(nèi)置的倍頻器七倍頻后， DDS 以七倍晶體振蕩頻率作為系統(tǒng)時(shí)鐘。它由晶體振蕩器、控制電路、DDS、倍頻器、帶通濾波器、功率放大器等電路組成， DDS 可選用 AD9854作為頻率合成器核心器件，它的系統(tǒng)時(shí)鐘高達(dá) 300MHz，頻率分辨率為 1mHz， 100M并口編程速率以及較高雜散抑制度。而如果在環(huán)路中 將壓控振蕩器的輸出信號(hào)作為DDS的輸入信號(hào)， DDS在電路中就成為一個(gè)分辨率極高的分頻器，不僅能利用環(huán)路實(shí)現(xiàn)雜散抑制，同時(shí)也可使輸出信號(hào)的相位噪聲降低，而且由于不必采用高頻晶體振蕩器，系統(tǒng)成本也會(huì)大大降低，并很容易使整個(gè)電路采用混合電路工藝進(jìn)行系 統(tǒng)集成 [3]。所以，研究 DDS在各個(gè)領(lǐng)域的應(yīng)用以及實(shí)現(xiàn)是一個(gè)非常有意義和前途的課題。在雷達(dá)頻率源方面，它可以實(shí)現(xiàn)多點(diǎn)，窄步長(zhǎng)，高相噪的頻率源以及線性調(diào)頻頻率源。 由于 DDS的諸多優(yōu)點(diǎn)，它得到了非常廣泛的應(yīng)用。隨著數(shù)字技術(shù)和半導(dǎo)體工業(yè)的發(fā)展，DDS 芯片能集成包括高速 DAC 器件在內(nèi)的部件，其功耗降低到 mw 級(jí)（ AD9851 在 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 2 時(shí)功耗為 650mW），功能增加了，價(jià)格便宜。這些特性使 DDS 在軍事雷達(dá)和通信系統(tǒng)中應(yīng)用日益廣泛。除此之外， DDS 的固有特性還包括：相當(dāng)好的頻率和相位分辨率（頻率的可控范圍達(dá)μ Hz 級(jí)，相位控制小于 176。 通過高速 DAC 產(chǎn)生數(shù)字正弦數(shù)字波形，通過帶通濾波器后得到一