【正文】 直流疊加 乘法器 Fo 調(diào)制度控制字 基于 DDS 的精密正弦信號發(fā)生器的設計 12 圖 35 FM 調(diào)制原理組成框圖 ASK 調(diào)制原理 根據(jù) ASK 的定義，輸入為 1 時，輸出幅度最大，輸入為 0 時，輸出為 0，可以很容易得到 ASK 信號。 原理 框 圖如 圖 34 所示 圖 34 AM 原理框圖 FM 調(diào)制原理 由于調(diào)制信號都是 1KHz 的正弦波，所以為了節(jié)省資源， FM和 AM的信號用同一個信號。 頻率控制字 K 輸出序列 N N 位 加法器 N 位相位 寄存器 基于 DDS 的精密正弦信號發(fā)生器的設計 11 圖 33 正弦波發(fā)生模塊原理框圖 AM 硬件實現(xiàn)原理 我們用將系統(tǒng)時鐘分頻得到的 256KHz 的時鐘作為一 個 8 位的計數(shù)器的時鐘，該計數(shù)器的輸出作為一個 8 位正弦表 ROM 的地址發(fā)生器，從而得到一個 1KHz 的調(diào)制波。 為了減少 FPGA 內(nèi)部資源的使用量，我們采取了相位截斷法，正弦表的輸入是第二個寄存器的高 12 位。輸出頻率 Fout=M*Δf（ M 為頻率控制字），由此式可知，只要改變頻率控制字 M 即可改變輸出頻率 。相位累加器我們采用的是 32 位的，系統(tǒng)時鐘采用 100M。由采樣原理可知，如果使用兩個相同的頻率合成器，并使其參考時鐘相同，同時設定相同的頻率控制字、不同的初始相位，那么在原理上就 可以 實現(xiàn)輸出兩路具有一定相位差的同頻信號 。 相位累加器的最大計數(shù)長度與正弦查詢表中所存儲的相位分隔點數(shù)相同，在取樣頻率 (由參考時鐘頻率決定 )不變的情況下，由于相位累加器的相位增量不同，將導致一周期內(nèi)的取樣點數(shù)不同，輸出信號的頻率也相應變化。 新的數(shù)據(jù)送到相位累加器時，它們之間的相位關系可以得到保持，也可以通過相位控制字來調(diào)節(jié)兩片 頻率合成器 之間的相位差 [4]。相位累加器原理框圖如圖 32 所示 。波形 內(nèi) 存的 輸 出送到 D/A 轉(zhuǎn)換 器， D/A 轉(zhuǎn)換 器 將數(shù) 字量形式的波形幅值 轉(zhuǎn)換 成所要求合成 頻 率的模 擬 量形式信 號 [3]。 這樣 ，相位累加器在 時鐘 作用下，不 斷 對頻 率控制字 進 行 線 性相位累加。每 來 一 個時鐘脈沖 fs，加法器 將頻 率控制字ｋ與累加寄 存器輸 出的累加相位 數(shù) 據(jù)相加，把相加后的 結 果送至累加寄存器的 數(shù) 據(jù) 輸 入端。它是 由參考時鐘、相位累加器、正弦查詢表和 D／ A 轉(zhuǎn)換器組成， DDS 的 結 構有很多種，其基本的 電 路原理可用 圖 31 來 表示 。 EPF10K10LC844 的主要參數(shù)如表 31[17]： 基于 DDS 的精密正弦信號發(fā)生器的設計 9 表 31 EPF10K10LC844 的主要參數(shù) 邏輯門數(shù) I/O 門數(shù) 電源 V 速 度等級 /ns 邏輯單元 RAM /bit 參數(shù) 10000 84 4 576 6144 其 5V 外部電源和 TTL、 CMOS 電平兼，豐富的寄存器資源和 I/O 口， 40MHZ的工作頻率滿足基準時鐘 10MHZ 的要求，其優(yōu)良的特性完全可以實現(xiàn) DDS 芯片的功能。并由 Altera 公司的 MAX plusⅡ開發(fā)系列提供軟件支持。 FLEX10K是 Altera 公司 1995 年推出的產(chǎn)品系列，它集合了可編程器件的靈活性，采用 mCMOS SRAM 工藝制造，器件規(guī)模從 10000 門到 250000 門，系統(tǒng)時鐘可以達到 204MHZ，兼容 66MHZ， 64 bit PIC，采用獨特的嵌入式陣列和邏輯陣列的邏輯實現(xiàn)結構，同一系列相同封裝的芯片在管腳上滿足兼容 [16]。 在 FPGA 中常用的編程工藝有反熔絲和 SRAM 兩類。 2021 年 12 月收購 agere 公司（原 Lucent 微電子部）的 FPGA 部門。中小規(guī)模 PLD 比較有特色， 1999 年推出可編程模擬器件。 可以講 Altera 和Xilinx 共同決定了 PLD 技術的發(fā)展方向。通常來說，在歐洲和美國用 Xilinx 的人多，在日本和亞太地區(qū)用 ALTERA 的人多。產(chǎn)品種類較全，主要有： XC9500， Coolrunner ， Spartan, Virtex 等。 Altera 的產(chǎn)品有多個系列，按照推出的先后順序依次為 Classic 系列、 MAX(Multiple Array Matrix)系列、FLEX(Flexible Logic Element Matrix)系列、 APEX(Advanced Logic Element Matrix)系列、 ACEX 系列、 Stratix 系 列以及 Cyclone 等 [15]。 Altera是著名的 PLD 生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領先的地位。 ALTERA：九十年代以后發(fā)展很快，是最大可編程邏輯器件供應商之一。 目前世界上有十幾家生產(chǎn) CPLD/FPGA 的公 司，最大的三家是： ALTERA XILINX Lattice 其中 ALTERA 和 XILINX 占有了 60%以上的市場份額。但也肯定是一個競爭很激烈的行業(yè)，關鍵看的就是速度和深度當然還有市場適應能力。若在系統(tǒng)級應用中，開發(fā)人員不具備系統(tǒng)的擴充開發(fā)能力， 只是搞搞編程是沒什么意義的，當然設備驅(qū)動程序的開發(fā)是另一種情況，搞系統(tǒng)級應用看似起點高，但不具備深層開發(fā)能力，很可能會變成愛好者，就如很多人會做網(wǎng)頁但不能稱做會編程類似以上是幾點個人開發(fā)，希望能幫助想學 FPGA 但很茫然無措的人理一理思路。 FPGA 的應用可分為三個層面：電路設計， 產(chǎn)品設計 ，系統(tǒng)設計 （ 1） 電路設計中 FPGA 的 應用 ： 連接邏輯，控制邏輯是 FPGA 早期發(fā)揮作用比較大的領域也是 FPGA 應用的基石．事實上在電路設計中應用 FPGA 的難度還是比較大的這要求開發(fā)者要具備相應的硬件知識（電路知識）和軟件應用能力（開發(fā)工具）這方面的人才總是緊缺的，往往都從事新技術， 新產(chǎn)品 的開發(fā)成功的產(chǎn)品將變成市場主流基礎產(chǎn)品供產(chǎn)品設計者應用在不遠的將來，通用和專用 IP 的設計將成為一個 熱門行業(yè) ！搞電路設計的前提是必須要具備一定的硬件知識．在這個層面，干重于學，當然，快速入門是很重要的，越好的位子越不等人電路開發(fā)是黃金飯碗． （ 2） 產(chǎn)品設計 ： 把相對成熟的技術應用到某些特定領域如通訊，視頻，信息處理等等開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產(chǎn)品這方面主要是 FPGA 技術和基于 DDS 的精密正弦信號發(fā)生器的設計 7 專業(yè)技術的結合問題，另外還有就是與專業(yè)客戶的界面問題產(chǎn)品設計還包括 專業(yè)工具類產(chǎn)品及民用產(chǎn)品，前者重點在性能，后者對價格敏感產(chǎn)品設計以實現(xiàn)產(chǎn)品功能為主要目的， FPGA 技術是一個實現(xiàn)手段在這個領域， FPGA 因為具備接口，控制，功能IP，內(nèi)嵌 CPU 等特點有條件實現(xiàn)一個構造簡單，固化程度高，功能全面的系統(tǒng)產(chǎn)品設計將是 FPGA 技術應用最廣大的市場，具有極大的爆發(fā)性的需求空間產(chǎn)品設計對技術人員的要求比較高，路途也比較漫長不過現(xiàn) 在整個行業(yè)正處在組建＂首發(fā)團隊＂的狀態(tài)，只要加入，前途光明產(chǎn)品設計是一種 職業(yè)發(fā)展 方向定位，不是簡單的愛好就能做到的！產(chǎn)品設計領域會造就大量的企業(yè)和企業(yè)家，是一個近期的發(fā)展熱點和機遇 （ 3） 系統(tǒng)級應用 ： 系統(tǒng)級的應用是 FPGA 與傳統(tǒng)的 計算機技術 結合，實現(xiàn)一種FPGA 版的 計算機系統(tǒng) 如用 Xilinx V4， V5 系列的 FPGA，實現(xiàn)內(nèi)嵌 POWER PC CPU， 然后再配合各 種外圍功能，實現(xiàn)一個基本環(huán)境，在這個平臺上跑 LINIX 等系統(tǒng)這個系統(tǒng)也就支持各種標準外設和功能接口（如圖象接口）了這對于快速構成FPGA 大型系統(tǒng)來講是很有幫助的。使用 FPGA 還可以實現(xiàn)動態(tài)配置、在線系統(tǒng)重構（可以在系統(tǒng)運行的不同時刻，按需要改變電路的功能，使系統(tǒng)具備多種空間相關或時間相關的任務）及硬件軟化、軟件硬化 等功能。 FPGA 的結構靈活，其邏輯單元、可編程內(nèi)部連線和 I/O 單元都可以由用戶編程，可以實現(xiàn)任何邏輯功能，滿足各種設計需求。 FPGA 由可編程邏輯單元陣列、布線資源和可編程的 I/O 單元陣列構成，一個FPGA 包含豐富的邏輯門、寄存器和 I/O 資源。 FPGA 是 在 PAL、 GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。 FPGA 內(nèi)部僅用來產(chǎn)生各種信號并接收單片機發(fā)來的控制命令且 FPGA 運行速度非常高完全可以滿足題目的要求。其 輸 出的 頻 率、幅度 均可調(diào) 、精度高、 分辨率低等一系列優(yōu) 點 是 將此方案作為 本 設計 方案的不二之 選 。 方案三 的 方法在軟、 硬件電路設計上都簡單，且與我們的設計思路緊密結合。 用該方案來實現(xiàn) DDS 具有較強的靈活性， 可以 根據(jù)我們的需要寫進去不同的功能模塊，以此來達到題目所要求的功能。 VHDL 語言是電子設計領域的主流硬件描述 語言 ,具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大降低了硬件設計任務，提高了設計效率和可靠性 ,要比模擬電路快得多。 基于 DDS 的精密正弦信號發(fā)生器的設計 5 頻率控制字 信號輸出 時鐘 圖 21 DDS 與 FPGA總體設計圖 方案三 ：基于 FPGA 的 DDS 函數(shù)信號發(fā)生器。雖然用此方案產(chǎn)生 的信號具有頻譜純度高、集成度高等優(yōu)點。在設計界里眾所周知， DDS 器件采用高速數(shù)字電路和高速 D/A 轉(zhuǎn)換技術，具有頻率轉(zhuǎn)換時間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點，所以，我們可以利用 DDS 具有很好的相位控制和幅度控制功能，另外其數(shù)據(jù)采樣功能也是極具精確和完善的，它可以產(chǎn)生較為精確的任何有規(guī)則波形信號， 可以實現(xiàn)對信號進行全數(shù)字式調(diào)制。其優(yōu)點是工作頻率可望做得很高，也可以達到很高的頻率分辨率；缺點是使用的濾波器要求通帶可變，實現(xiàn)很難，高低頻率比不可能做得很高。 方案一 ： 采用震蕩器頻率合成方案。； （ 3）兩路輸出正弦 波信號，峰峰值分別在 ～ 5V變化； （ 4）數(shù)字顯示頻率、相位差?！?359176。單片機 通過接口電路 控制 FPGA 構成的 DDS 系統(tǒng)，通過鍵盤 送人頻率控制字、相位控制字和幅值控制字，使其輸出一定頻率、相位和幅值的正弦波信號，經(jīng)過低通濾波器后形成平滑的正弦波。步進 1176。 （ 4）信號發(fā)生器相位差 0176。本設計主要研究由單片機控制， 以單片機系統(tǒng)作為主控制部分， 用現(xiàn)場可編程邏輯器件 FPGA 實現(xiàn) DDS 功能，產(chǎn)生 頻率、相位可調(diào)的 精密 正弦波信號， 其各功能模塊采用 硬件描述語言 VHDL 來基于 DDS 的精密正弦信號發(fā)生器的設計 3 實現(xiàn)和仿真的方法， 并對設計系統(tǒng)進行理論性測試分析，達到課題研究目標和目的。與現(xiàn)有各類型波形發(fā)生器比較而言，產(chǎn)生的數(shù)字信號干擾小，輸出穩(wěn)定，可靠性高，特別是操作簡單方便，成本低 。 波形發(fā)生器 通過巧妙的軟件設計和簡易的硬件電路，產(chǎn)生數(shù)字式的正弦波相位、頻率和幅值可調(diào)的信號?，F(xiàn)在許多DDS 芯片 都 直接提供了實現(xiàn)多種數(shù)字調(diào)制的功能，實現(xiàn)起來比較簡單，而要實現(xiàn)模擬線性調(diào)制具有一定的難度。 DDS 具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時間短、輸出相位連續(xù)、可以實現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點，而可編程門陣列（ FPGA）具有集成度高、通用性好、設計靈活 、編程方便、可以實現(xiàn)芯片的動態(tài)重構等特點，因此可以快速地完成復雜的數(shù)字系統(tǒng)。低相噪高純頻譜和高速捷變的頻率合成器一直是頻率合成技術發(fā)展的主要目標， DDS 技術的發(fā)展將有力地推動這一目標的實現(xiàn)。 頻率合成 器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關鍵設備。 再加上現(xiàn)在 電子技術 突飛猛進 的發(fā)展，產(chǎn)品的技術含量越來越高，使得芯片的復雜程度越來越高，人們對數(shù)萬門乃至數(shù)百萬門設計的需求也越來越多，特別是專用集成電路（ ASIC）設計技術的日趨進步和完善，推動了數(shù)字系統(tǒng)設計的迅速發(fā)展。 FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列 )在現(xiàn)代數(shù)字電路設計中發(fā)揮著越來越重要的作用。為達到此目標，必須采用少量的 IC 器件使面積盡可能 研究此課題的目的和意義 隨著 我國的經(jīng)濟日益增長，社會對電子產(chǎn)品的需求量也就越來越大。從 20 世紀 90 年代初以來，電子系統(tǒng)日趨數(shù)字化、復雜化和大規(guī)模集成化。 電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。所以今天無論是民用的移動電話、程控交換機、集群電臺、廣播發(fā)射機和調(diào)制解調(diào)器 ,還是軍用的雷達設備、圖形處理儀器、遙控遙測設備、加密通信機中 ,都已廣泛地使用大規(guī)?？删幊唐骷?[1]。現(xiàn)代通信系統(tǒng)的發(fā)展方向是功能更強，體積更小，速度更快，功耗更低。而采用直接數(shù)字合成芯片 DDS 及外加 D/A 轉(zhuǎn)換芯片構成的可控信號源，可產(chǎn)生正弦波、 調(diào)頻波、調(diào)幅波及方波等，并且其信號的頻率和幅度可由微機來精確控制，調(diào)節(jié)非常方便 [1]。 頻率合成器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關鍵設備。使用單片機靈活的控制能力與 FPGA 器件的高性能、高集成度相結合，可以克服傳統(tǒng) DDS 設計中的不足，從而設計開發(fā)出性能優(yōu)良