【正文】 0MHz 時，頻率控制字可以由以下公式計算得到： （ ） 式子 中 fout 為由二進制數(shù)表示的給定頻率，乘上系數(shù) ，就可以得到 4 字節(jié)的頻率控制字。 然后發(fā)送到 FPGA 的頻率控制字接收模塊。 單片機將 4 個字節(jié)頻率字發(fā)送到 FPGA 中；各種波形共用一個頻率字，單片機送四個字節(jié)到 FPGA， FPGA 把四個字節(jié)組合為 32 位的頻率字，送給 DSP Builder生成的模塊，該模塊 需要頻率字和幅度字。 主程序首先完成對液晶、中斷的初始化， STC12C5A60S2 內(nèi)部資源初始化，LCD 模塊初始化。在確定主程序和鍵盤中斷服務程序的功能時有兩種方案：一種方案是主程序只完成初始化，將鍵盤讀入和處理全部由鍵盤中斷服務程序中完成；另一種方案是主程序完成初始化和鍵值處理功能，而鍵盤中斷服務程序只完成 鍵值讀入。 LCD顯示和鍵盤各按鍵的定義如圖 所示。 對于 DDS 信號發(fā)生器來說，鍵盤主要用于選擇信號波形、輸入頻率值、控制輸出信號的幅值和直流偏移量。給定的頻率范圍為00000001~40000000Hz。 單片機編程 根據(jù) DDS 信號發(fā)生器的功能設計了如圖 所示的 LCD 顯示頁面。 圖 電源電路 供電電源采用 5V 電壓，使用 AS 降壓為 電壓提供給 FPGA 芯片，再使用 減壓為 提供給 FPGA 核心模塊，電源前后級均有濾波電容，并有電源指示燈。其最小系統(tǒng)原理圖如圖 。從軟件的總體結(jié)構(gòu)來看，單片機控制軟件是一種單線程、鍵盤功能的分支程序。 單片機軟件和硬件設計 DDS 信號發(fā)生器采用 FPGA 等硬件來完成高速波形的產(chǎn)生任務，其工作不需要單片機過多的干預。改善 DDS 信號質(zhì)量的主要方法有：增加波形存儲器和 D/A 的字寬；增加每個周期數(shù)據(jù)的 樣本數(shù)，提高外部參考時鐘頻率和通過低通濾波器來改善輸出信號質(zhì)量。 DDS 的最高輸出頻率由參考時鐘周期和一個周期波形采樣點數(shù)決定，若采樣點數(shù)為 X，則最高輸出頻率為 （ ） 頻率分辨率 頻率分辨率由下式?jīng)Q定： （ ） 在此式中，當 N 取值足夠大時， DDS 信號可以達到很高的信號分辨率。 輸出帶寬 當頻率控制字 M 1 時，輸出信號的最低頻率為 （ ） 式中，為參考時鐘頻率， N 為相位累加器的位數(shù)。 在本設計中選用方案二。 單片機處理器比較選擇 方案一：采用 AT89C51 單片機處理電路，其擁有并行 I/O 口 32 個，對于實際應用來說遠遠不夠，且不具備自帶 AD、 DA，使得電路結(jié)構(gòu)復雜。而采用單片機 +FPGA 實現(xiàn)的 DDS 信號發(fā)生器則是將波形數(shù)據(jù)存 儲器改為 FPGA 上的 RAM 行存儲器，波形信號能實時改變，在利用單片機系統(tǒng)進行控制和處理后，能實現(xiàn)DDS 任意波形發(fā)生器，功能更加完善，更新更加方便。 系統(tǒng)方案論證與比較 產(chǎn)生 DDS 信號波形方案的選擇 目前主流的 DDS 信號發(fā)生器方案有兩種： 方案一、采用專用 DDS 集成芯片實現(xiàn)的信號發(fā)生器； 方案二、采用單片機 +FPGA 實現(xiàn)的 DDS 信號發(fā)生器。 設計要求 設計要求如下： 具有產(chǎn)生正弦波、方波、三角波、鋸齒波四種周期性波形； 輸出信號頻率范圍 0Hz~5MHz，重復頻率可調(diào)，頻率步進間隔小于等于 1Hz； 輸出信號幅值范圍 05V（峰 .峰值），信號幅值和直流偏移量可數(shù)控調(diào)節(jié)； 具有穩(wěn)幅輸出功能，當負載變化時， 輸出電壓幅度變化不大于177。 第 4 章 系統(tǒng)實現(xiàn) 本章主要介紹了 DDS 信號發(fā)生器的實現(xiàn)過程，開頭部分講述了包括 DDS 信號發(fā)生器的原理圖，材料選擇的比較以及重點模塊的介紹。 （ 3）網(wǎng)表輸入：對于在其他軟件系統(tǒng)上設計的電路，可以采用這種設計方法，而不必重新輸入， Quartus II 支持的網(wǎng)表文件包括 EDIF、 VHDL 及 Verilog等格式。 Quartus II 支持多種輸入方式，常用的有： （ 1）原理圖輸入：這種方法最直觀，適合頂層電路的設計； （ 2）硬件描述語言輸入：包括 AHDL、 VHDL 及 Verilog HDL 輸入。除了這些免費的LPM 模塊外， Altera 公司還開發(fā)了有償 IP 核提供給有需要的用戶使用。也就是說只要有了 Quartus II 這個集成開發(fā)環(huán)境，就基本上可以完成 Altera 公司FPGA 開發(fā)過程中的所有工作。 軟件平臺 Quartus II 介紹 圖 Quartus II 軟件界面 如圖 所示為 Quartus II 軟件的基本界面， Quartus II 軟件是 Altera的綜合開發(fā)工具，它集成了 Altera 的 FPGA/CPLD 開發(fā)流程中所涉及的所有工具和第三方軟件接口。 DSP Builder 依賴于 Math Works 公司的數(shù)學分析工具Matlab/Simulink，以 Simulink 的 Blockset 出現(xiàn)，可以在 Simulink 中進行圖形化設計和仿真，同時又通過 Signal Compiler 可以把 Matlab/Simulink 的設計文件（ .mdl）轉(zhuǎn)成相應的硬件描述語言 VHDL 設計文件（ .vhd） ,以及用于控制綜合與編譯的 TCL 腳本。圖示為 DSP Builder 設計流程。 MegaCore功能支持 Altera 的 IP 評估特性，使您在購買許可之前，便可以驗證功能及其時序。 Altera 還提供 DSP Builder 高級模塊集，這一 Simulink 庫實現(xiàn)了時序驅(qū)動的 Simulink 綜合。 DSP Builder 包括比特和周期精度的 Simulink 模塊，涵蓋了算法和存儲功能等基本操作。 DSP Builder 支持系統(tǒng)、算法和硬件設計共享一個公共開發(fā)平臺。 DSP Builder 在算法友好的開發(fā)環(huán)境中幫助設計人員生成 DSP 設計硬件表征，從而縮短了 DSP設計周期。 DSP Builder 簡介 Altera可編程邏 輯器件 PLD 中的 DSP系統(tǒng)設計需要高級算法和 HDL開發(fā)工具。在新的版本中也加入了對 C， FORTRAN， C++， JAVA 的支持。 MATLAB 可以進行矩陣運算、繪制函數(shù)和數(shù)據(jù)、實現(xiàn)算法、創(chuàng)建用戶界面、連接其他編程語言的程序等，主要應用于工程計算、控制設計、信號處理與通訊、圖像處理、信號檢測、金融建模設計與分析等領域。 MATLAB 和 Mathematica、 Maple、 MathCAD 并稱為四大數(shù)學軟件。 軟件開發(fā)平臺 Matlab 簡介 MATLAB 是由美國 mathworks 公司發(fā)布的主要面對科學計算、可視化以及交互式程序設計的高科技計算環(huán)境。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進入工作狀態(tài)。 FPGA 是由存放在片內(nèi) RAM 中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。 FPGA 采用高速 CHMOS 工藝，功耗很低，可以與 CMOS、 TTL 電平兼容。 FPGA 內(nèi)部有豐富的觸發(fā)器和I/O 引腳。它的基本特點主要有：采用 FPGA 設計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 縱觀現(xiàn)場可程序化邏輯 組件的發(fā)展歷史，其之所以具有巨大的市場吸引力，在于 FPGA 不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件投入少、芯片價格不斷降低，促使 FPGA 在某些情況下得以取代 ASIC 的市場，特別是對小量、多樣，短開發(fā)期的產(chǎn)品需求，使 FPGA 成為首選。其后不到數(shù)年，著名 FPGA 廠商，包括 Altera 公司、 Xilinx 等公司，又陸續(xù)推出了內(nèi)建數(shù)百萬邏輯閘以上的 FPGA芯片，將現(xiàn)場可程序化組件的整合度提高到一個新的水平。 FPGA 簡介 自 1985 年 Xilinx 公司推出有史以來第一顆現(xiàn)場可程序化邏輯組件至今，已經(jīng)歷了超過二十幾年的發(fā)展歷史。軟件部分主要是對 Quartus II進行簡單的介紹。其來源主要由三個：相位累加器相位舍入誤差造成的散雜 . 第 3 章 開發(fā)平臺介紹 本章 主要對本次設計所選擇的開發(fā)平臺進行簡單介紹。采用 GaAS 工藝的 DDS 芯片工作頻率可達 2GHz以上。 DDS 的缺點 1 輸出帶寬范圍有限 由于 DDS 內(nèi)部 DAC 和波形存儲器 ROM 的工作速度有限，使得 DDS 輸出的最高頻率有限。另外，只要在 DDS 的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形的輸出，如三角波，鋸齒波和矩形波甚至是任意波形。 4 相位變化連續(xù) 改變 DDS 輸出頻率，實際上改變的是每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)。只要增加相位累加器的位數(shù) N 即可獲得任意小的頻率分辨率。 DDS 的轉(zhuǎn)換時間可達納微秒級數(shù)量級，比使用其他的頻率合成方法都要短數(shù)個數(shù)量級。 2 頻率轉(zhuǎn)換時間短 頻率時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。 DDS正弦信號發(fā)生器的基本原理框。需要注意的是，受 ROM 容量的限制， ROM 地址位數(shù)一般小于相位累加器的位數(shù)，因此，把相位累加器輸出的高位作為 ROM 的地址。將當前的相位值作為 ROM 的地址，讀出ROM 中的正弦波數(shù)據(jù)，再通過 D/A 轉(zhuǎn)化成模擬信號。由于正弦函數(shù)為非線性函數(shù)，很難實時計算，一般通過查表的方法來快速獲得函數(shù)值。 從式（ ）可以看出，只要用頻率控制字 M 進行簡單的累加運算，就可以得到正弦函數(shù)的當前相位值。當 M 取 1 時，可以得到輸出信號的最小頻率步進為 （ ） 由此可知，只要 N 取值 足夠大，就可以得到非常小的頻率步進值。通過改變 M 的大小，就可以改變輸出正弦信號的頻率，因此， M 也稱頻率控制字。為了便于采用數(shù)字技術(shù)，應對連續(xù)的正弦信號進行離散化處理，即把相位和幅值均轉(zhuǎn)化為數(shù)字量。 本節(jié)以正弦信號的產(chǎn)生為例，闡述 DDS 技術(shù)的基本原理。 DDS 的主要優(yōu)點是它的輸出頻率、相位和幅度能夠在微控制器的控制下精確而快速的變換。從 1971 年至今， DDS 已從一個工程新事物逐漸發(fā)展成為一個重要的設計工具。后一部分則是分析 DDS 的優(yōu)點以及缺點。第 2 章 DDS 波形發(fā)生器的理論介紹 本章主要介紹了 DDS 的原理。第五章是要是對設計進行仿真。第三章則重 點介紹了本次設計所采用的開發(fā)平臺。 論文的主要工作與章節(jié)安排 本文主要通過分析 DDS 的原理，進而得到 DDS 信號發(fā)生器的設計方案，然后通過選材等一系列設計來完成 DDS 信號發(fā)生器的研究。但總的來說，我國波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)。多功能波形發(fā)生器采用 FPGA 器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，特別是由于 FPGA 的高速度，能實現(xiàn)較高頻 率的波形。目前我國已經(jīng)開始研制信號發(fā)生器，并獲得了可喜的成果，但總的來說，我國波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)，并且我國目前在波形發(fā)生器的的種類和性能都與國外同類產(chǎn)品存在較大的差距，因此加緊對這類產(chǎn)品的研制顯得迫在眉睫。變得操作越來越簡單而輸出波形的能力越來越強。信號發(fā)生器是一種常用的信號源，廣泛應用于通信、雷達、測控、電子對抗以及現(xiàn)代化儀器儀表等領域，是一種為電子測量工作提供符合嚴格技術(shù)要求的電信號設備，和示波器、電壓表、 頻率計等儀器一樣是最普通、最基本也是應用最廣泛的電子儀器之一，幾乎所有電參量的測量都要用到波形發(fā)生器。最近幾年來，隨著集成電路技術(shù)和器件水平的提高，國外一些公司先后推出各種各樣的 DDS 專用芯片，如Qualm 公司的 Q22 Q2334， AD 公司的 AD995 AD9850、 AD985 AD9852等。 HP8770A 實際上也只能產(chǎn)生 8 種波形，而且價格昂貴。這時期的波形發(fā)生器多以軟件為主，實質(zhì)是采用微處理器對 DAC 的程序控制，就可以得 到各種簡單的波形。這個時期的波形發(fā)生器多采用模擬電子技術(shù)，而且模擬器件構(gòu)成的電路存在著尺寸大、價格貴、功耗大等缺點，并且要產(chǎn)生較為復雜的信號波形，則電路結(jié)構(gòu)非常復雜。可見，為適應現(xiàn)代電子技術(shù)的不斷發(fā)展和市場要求，研 究制作高性能的任意波形發(fā)生器十分有必要，而且意義重大。隨著現(xiàn)代電子技術(shù)的飛速發(fā)展，現(xiàn)代電子測量工作對波形發(fā)生器的性能提出了更高的要求，不僅要求能產(chǎn)生正弦波、方波等標準波形，還能根據(jù)需要產(chǎn)生任意波形，且操作方便，輸出波形質(zhì)量好，輸出頻率范圍寬，輸出頻率穩(wěn)定度、準確度及分辨率高，頻率轉(zhuǎn)換速度快且頻率