【正文】 速度。 (2) 基本可編程邏輯單元，是可編程邏輯的主體，可以根據(jù)設(shè)計(jì)靈活地改變其內(nèi)部連接與配置，完成不同的邏輯功能。 (1) I/O 單元，它們是芯片與外界電路的接口部分，完成不同電氣特性下對(duì)輸入 /輸出信號(hào)的驅(qū)動(dòng)與匹配需求。 EP1C6T144C8 芯片結(jié)構(gòu) 介紹 FPGA 基本由 6 個(gè)部分組成，分別為可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式模塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用 硬核等。人們今后做邏輯設(shè)計(jì)，不再是通用系列芯片的選用 、搭配、堆砌，也不是對(duì)商品化的未封裝芯片做內(nèi)部連線與組裝 (例如 GA),而是對(duì)己封裝好的商品化的 FPGA 器件進(jìn)行外部編程固化 (與 EPROM 固化的過程相類似 )，使之具備由若干通用邏輯電路芯片組成的邏輯單元的同等功能，可以含組合門邏輯、寄存器、時(shí)序邏輯等。隨著 FPGA 器件的發(fā)展，自身與開發(fā)手段上的完善，以及推廣應(yīng)用方面的成就，不僅為 ASIC 的做出了貢獻(xiàn)，而且使數(shù)字系統(tǒng)邏輯設(shè)計(jì)的觀念、模式、方法面臨又一次新的沖擊。 早期的數(shù)字系統(tǒng)多采用試湊法設(shè)計(jì)，此法無固定的套路可循，主要憑借設(shè)計(jì)者的經(jīng)驗(yàn)。錄音結(jié)束后一定要再次按錄音鍵使該鍵處于放音狀態(tài)。 語音模塊的可以單獨(dú)進(jìn)行錄音操作，但是必須注意的是在錄音時(shí)必須按下錄音鍵的同時(shí)再按下啟停按鍵才可以進(jìn)行錄音。 顯示模塊的上電復(fù)位初值是 12:30 分，顯示結(jié)果是由 FPGA 芯片內(nèi)部的程序定義的，顯示的值根據(jù) FPGA 所給的信號(hào)不同發(fā)生改變，可以顯示正常 的時(shí)間、提醒時(shí)間、還有閃爍的調(diào)整時(shí)間。而提醒時(shí)間設(shè)計(jì)主要是通過寄存器和控制器來對(duì)提醒時(shí)間進(jìn)行設(shè)計(jì)和存儲(chǔ)。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 5 3 原理概述 原理框圖及原理簡(jiǎn)述 原理框圖 該課題的原理框圖如圖 31 所示 F P G A 顯 示 功 能 模 塊單 片 機(jī) 功 能 模 塊語 音功 能 模 塊揚(yáng) 聲 器時(shí) 鐘信 號(hào)輸 出提 醒信 號(hào)輸 出控 制信 號(hào)輸 出圖 31 原理框圖 原理簡(jiǎn)述 語音定時(shí)提醒系統(tǒng)是指在計(jì)時(shí)的同時(shí)進(jìn)行語音 定時(shí)提醒功能，應(yīng)用 FPGA 芯片進(jìn)行時(shí)鐘設(shè)計(jì)和模式轉(zhuǎn)換。 方案二 采用單片機(jī)控制 ISD2560 語言芯片來實(shí)現(xiàn)語音的錄放，該方案能夠較好的與 FPGA 部分兼容而且該語音芯片自帶有存儲(chǔ)空間不需要外擴(kuò)存儲(chǔ)設(shè)備?；跀?shù)碼管的價(jià)格便宜，使用方便，易于控制等特點(diǎn)所以采用了該方案。所以此課題沒有選擇該方案。 所以該系統(tǒng)采用了硬件描述語言與畫層次圖相結(jié)合的方法。它可以用簡(jiǎn)潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì) 可借助高級(jí)語言的精巧結(jié)構(gòu)來簡(jiǎn)化電路的描述具有電路仿真與驗(yàn)證機(jī) 制，從而保證設(shè)計(jì)的正確性。 方案二 使用硬件描述語言 ， 硬件描述語言 (HDL)是一種用于設(shè)計(jì)硬件電子系天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 4 統(tǒng)的計(jì)算機(jī)語言，它用軟件編程的方 式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式， 與傳統(tǒng)的門級(jí)描述方式相比它更適合大規(guī)模系統(tǒng)的設(shè)計(jì)。此方法比較直觀，也可直接實(shí)現(xiàn)門級(jí)設(shè)計(jì)和控制，但用來設(shè)計(jì)接近萬門的功能芯片，難度很大 ， 雖然有抽象化的模型庫(kù)可以使用 ，可其間關(guān)系復(fù)雜 ， 采用連線的方法過于簡(jiǎn)單 ， 也很難實(shí)現(xiàn)正確的描述。通過 EDA 技術(shù)來實(shí)現(xiàn)時(shí)鐘信號(hào)的產(chǎn)生， FPGA在系統(tǒng)編程及有豐富 的 I/O 口 資源方面有極大的優(yōu)勢(shì) ， 作為一種嘗試我們采用了EP1C6T144C8 芯片 ， 沒有附加任何擴(kuò)展芯片實(shí)現(xiàn)了計(jì)時(shí)功能。 方案二 采用分立的電子元器件 4060、 744 7490、 7408 等來實(shí)現(xiàn)時(shí)鐘信號(hào)的產(chǎn)生，但分立元件焊接比較復(fù)雜，調(diào)試容易出錯(cuò)， 而且不夠穩(wěn)定， 跟單片機(jī)等硬件的兼容性不好。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 3 2 課題任務(wù) 及方案論證 主要任務(wù) 該課題中計(jì)時(shí)功能 是 最 基本功能， 實(shí)現(xiàn) 每隔一 秒 鐘計(jì)時(shí)一次，并在顯示屏上顯示當(dāng)前 的時(shí)、分、秒時(shí)間 ； 鬧鐘提醒功能 是通過 人為設(shè)定 提醒 時(shí)間，如果當(dāng)前時(shí)間與 所 設(shè)定 的提醒 時(shí)間相同，則揚(yáng)聲器發(fā)出蜂鳴聲； 語音功能 是 通過按 下語音錄放鍵使 其進(jìn)行語音錄入，也 可以對(duì)語音進(jìn)行存儲(chǔ)和回放，同時(shí)可以將錄入的語音作為時(shí)鐘音樂進(jìn)行語音提醒 。雖然單片機(jī)的引入使控制系統(tǒng)大大“軟化”，但與其它計(jì)算機(jī)應(yīng)用問題相比，單片機(jī)控制應(yīng)用中的硬件內(nèi)容仍然較多，所以說單片機(jī)控制應(yīng)用有軟硬件相結(jié)合的特點(diǎn) [7]。ATMEL89S52 單片機(jī)以其可靠性高、體積小、價(jià)格低、功能全等優(yōu)點(diǎn)，廣泛地應(yīng)用于各種智能儀器中，這些智能儀器的操作在進(jìn)行儀器校核以及測(cè)量過程的控制中，達(dá)到了自動(dòng)化，傳統(tǒng)儀器面板上的開關(guān)和旋鈕被鍵盤所代替，測(cè)試人員在測(cè)量時(shí)只需按需要的鍵，省掉很多煩瑣的人工調(diào)節(jié)，智能儀器通常能自動(dòng)選擇量程，自動(dòng)校準(zhǔn)。單片機(jī)的潛力越來越被人們 所重視。它不但具有高速度、高集成度性能，而且用戶可 以通過 VHDL（ Very high speed integrated circuit Hardware Description Language） 等硬件描述語言 重復(fù) 定義邏輯功能 (即可重復(fù)編程 )[1]，因而它能夠適應(yīng)各種應(yīng)用的需要，使數(shù)字系統(tǒng)的設(shè)計(jì)非常靈活，大大縮短系統(tǒng)研制的周期，大大減小系統(tǒng)的體積和所用芯片的品種，提高系統(tǒng)可靠性和可維護(hù)性 [9]。 可編程邏輯器件 [14]是由廠家提供通用芯片，由用戶自行根據(jù)實(shí)際應(yīng)用，對(duì)器件進(jìn)行編程定義其邏輯功能的高級(jí)邏輯器件 [6， 8]，是繼 74 系列TTL 和 CMOS 等中小規(guī)模通用數(shù)字邏輯器件之后發(fā)展起來的新技術(shù)。從分類上看，可編程邏輯器件是 ASIC[10]的一個(gè)重要分支。 FPGA(Filed Programmable Gate Array)可編程邏輯器件是設(shè)計(jì)最新一代數(shù)字系統(tǒng)的邏輯器件 [3]。該設(shè)計(jì)可將其稍作修改或完善形成產(chǎn)品推向市場(chǎng)。由于時(shí)間是我們每個(gè)人時(shí)時(shí)都在關(guān)注，一刻也離不開的問題，所以數(shù)字鬧鐘是我們生活中必不可少的產(chǎn)品，可是數(shù)字鬧鐘在提醒鈴聲設(shè)計(jì)這方面又有些欠缺，例如：不能在提醒時(shí)間到來時(shí)提醒用戶要做的是什么事情及提醒鈴聲過于單一等問題，本文介紹的定時(shí)語音 提醒系統(tǒng)主要是針對(duì)改進(jìn)提醒鈴聲設(shè)計(jì)的。AT89S52。 關(guān)鍵詞 ： FPGA； VHDL； AT89S52； ISD2560 ABSTRACT Along with the information time ing, people’s production and the life is unfolding by one brandnew way in people’s front. The multimedia education appearance has the sign of significance, it can provide the ideal teaching environment, causes the teachers and students to exchange conveniently, is helpful to the enhancement study and the teaching efficiency. The system of the pronunciation fixed time and reminding is a multimedia system that is kind of important product, based on expansion and thorough of FPGA EDA technology development and application, and EDA technology is prominent day by day on electronic information, correspondence ,automatic control and puter. It is the extremely essential technology in the limited condition of the EDA design, it and its design technology is the important part of practical digital design, and is the important approach to realize the high efficiency and high reliable logic controller. Depend on the clock time and the adjustment function with the limited condition may make the electric circuit to be simple and enhances its accuracy. In the daily life and learning, the display of clock and the reminder of pronunciation are our essential part of life. So, the system of pronunciation fixed time and reminding has the certain principle to determine price with the extremely important practical significance. This thesis introduces one kind of using the VHDL language that processes the control of realization time and fixed time with the monolithic integrated circuit realizes the function of the system language to the FPGA chip. This thesis introduces the mostly functions, the position of the hardware and the design of the software to the system. The whole of the system is simple to realize, and reliable, it ease to operate, and the performance price are higher, has met the needs of the ordinary circumstances well. Key Words： FPGA。本文介紹了系統(tǒng)的主要功能、硬件的組成和軟件的設(shè)計(jì)。 因此，語音 定時(shí)提醒 系統(tǒng)具有一定的理論價(jià) 值 和十分重要的實(shí)際意義。 用有限狀態(tài)來實(shí)現(xiàn)時(shí)鐘的計(jì)時(shí)和調(diào)節(jié)功能可以使電路簡(jiǎn)單并且提高其準(zhǔn)確性。語音 定時(shí)提醒 系統(tǒng)是多媒體系統(tǒng)中的一類重要 產(chǎn) 品， 基于 FPGA 的 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的 重要性日益突出。 Tianjin University of Technology and Education 畢 業(yè) 設(shè) 計(jì) 專 業(yè)： 應(yīng)用電子技術(shù)教育 班級(jí) 學(xué)號(hào) ： 020104 學(xué)生姓名： 王彥文 指導(dǎo)教師： 曲芳 講師 二 〇〇 七 年 六 月 天津工程師范學(xué)院本科生畢業(yè)設(shè)計(jì) 基于 FPGA 的語音定時(shí)提醒系統(tǒng) The system of the pronunciation timing and reminding 專業(yè)班級(jí)： 應(yīng)電 0201 班 學(xué)生姓名： 王彥文 指導(dǎo)教師： 曲芳 講師 系 別： 電子工程系 2020 年 6 月 摘 要 隨著信息時(shí)代的來臨 ， 人們的生產(chǎn)、生活正以一種全新的方式 展現(xiàn)在人們 的面前。多 媒體教育的出現(xiàn)更是具有標(biāo)志性的意義， 它能夠提供理想的教學(xué)環(huán)境，使師生交 流 更為便利，有助于提高學(xué)習(xí)和教學(xué)效率。在 EDA 設(shè)計(jì)中有限狀態(tài)機(jī)是非常關(guān)鍵技術(shù)，它及其設(shè)計(jì)技術(shù)是實(shí)用數(shù)字設(shè)計(jì)中的重要組成部分，也是實(shí)現(xiàn)高效率高可靠邏輯控制的重要途徑。 在日常的生活和學(xué)習(xí)中時(shí)鐘顯示和語音提醒是我們必不可少的一部分。 本文敘述了一種應(yīng)用 VHDL 語言對(duì) FPGA 芯片進(jìn)行控制實(shí)現(xiàn)計(jì)時(shí)、定時(shí)功能并結(jié)合單片機(jī)來實(shí)現(xiàn)系統(tǒng)的整體功能。整個(gè)系統(tǒng)簡(jiǎn)單可靠、操作 方便、性能價(jià)格比高，較好地滿足了一般情況下的需要。VHDL。ISD2560 I 目 錄 1 引言 .........................................................................................