【正文】 時(shí)時(shí)間（由報(bào)時(shí)時(shí) 間設(shè)定模塊輸出）等信息決定當(dāng)前的輸出數(shù)字和報(bào)時(shí)信號(hào)燈的亮、滅情況。 (6)其他，如分頻模塊、七段數(shù)碼管譯碼電路、按鍵消抖電路等。 系統(tǒng)基本框圖如圖 4－ 2 所示。 按 鍵狀 態(tài) 機(jī)計(jì) 時(shí) 模 塊報(bào) 時(shí) 長(zhǎng) 度設(shè) 定 模 塊報(bào) 時(shí) 時(shí) 間設(shè) 定 模 塊顯 示 控制 及 報(bào)時(shí) 控 制模 塊七 段 數(shù)碼 管 譯碼 電 路及 消 抖電 路發(fā) 光 二 極 管 七 段 數(shù) 碼 管當(dāng)前時(shí)間報(bào)時(shí)時(shí)間報(bào)時(shí)時(shí)間F P G A 圖 42 FPGA 內(nèi)部 系統(tǒng)框圖 系統(tǒng) 內(nèi)部頂層文件連接 圖 FPGA 芯片 內(nèi)部文件連接圖如附錄 1 所示。 FPGA 印制板電路圖 FPGA 印制板電路原理圖如附錄 2 所示。 FPGA 印制板 PCB 圖如附錄 3 所示。 單片機(jī) AT89S52 簡(jiǎn)介 單片微型計(jì)算機(jī) SCMC (Single Chip Microputer)簡(jiǎn)稱單片機(jī)。它是把組成微型計(jì)算機(jī)的各功能部件：中央處理器 CPU（ Central Processing Unit） 、隨機(jī)天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 11 存儲(chǔ)器 RAM（ Random Access Memory） 、只讀存儲(chǔ)器 ROM（ Read Access Memory） 、 I/O (Input/Output)接口電路、定時(shí)器 /計(jì)數(shù)器以及串行通訊接口等部件制作在一塊集成芯片中，構(gòu)成一個(gè)完整的微型計(jì)算機(jī)。由于它的結(jié)構(gòu)與指令功能都是按照工業(yè)控制要求設(shè)計(jì)的，故又叫單片微控制器。 芯片的引腳圖 89S52 采用 40 引腳的雙列直插封裝（ DIP 方式）。 89S52 的引腳圖如圖 4－ 3所示。 圖 4－ 3 89S52 的引腳 AT89S52 的引腳及功能 (1) 主電源引腳 Vcc 和 Vss Vcc（ 40 腳）：接＋ 5V 電壓； Vss（ 20 腳）：接地。 (2) 外接晶體引腳 XTAL1 和 XTAL2 XTAL1 接外部晶體的一個(gè)引腳。在單片機(jī)內(nèi)部，它是構(gòu)成片內(nèi)振蕩器的反相放大器的輸入端。當(dāng)采用外部振蕩器時(shí)，該引腳接收振蕩器的信號(hào)，既把此信號(hào)天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 12 直接接到內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2 接外部晶體的另一個(gè)引腳。在單片 機(jī)內(nèi)部，它是上述振蕩器的反相放大器的輸出端。采用外部振蕩器時(shí)，此引腳應(yīng)懸浮不連接。晶振接法如圖 44 所示。 11223344D DC CB BA AT i t l eN um be r R e vi s i onS i z eA4D a t e : 2020 6 5 S he e t of F i l e : E : \ 畢業(yè)設(shè)計(jì) \ ..\ xt a l .S C H D O C D r a w n B y :12X T A L30pFC130pFC2X1X289S 52 圖 4－ 4 89S52 晶振接法圖 選用 12MHz 頻率的晶體，允許輸入的脈沖頻率為 500kHz。電容的大小范圍為 20pF～ 40pF，本設(shè)計(jì)選用 30pF 電容。 單片機(jī)硬件電路 單片機(jī)在該課題中的主要作用是實(shí)現(xiàn) FPGA 和 ISD2560 語音芯片之間的通信和連接，所以單片機(jī)的硬件電路和 ISD2560 語音芯片混合連接在一起，見附錄 3 所示。 單片機(jī)在該課題中的程序 單片機(jī)程序見附錄 7 ISD2560 語音芯片 ISD2560 是 ISD 系列單片語音錄放集成電路的一種。這是一種永久記憶型語音錄放電路，錄音時(shí)間為 60S，可重復(fù)錄放 10 萬次。該芯片采用多電平直接模擬量存儲(chǔ)專利技術(shù)，每個(gè)采樣值可直接存儲(chǔ)在片內(nèi)單個(gè) EEPROM 單元中，因此能夠非常真實(shí)、自然地再現(xiàn)語音、音樂、音調(diào)和效果聲，從而避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和 “ 金屬聲 ” 。 該器件的采樣頻率為 ，同一系列的產(chǎn)品采樣頻率越低錄放時(shí)間越長(zhǎng)但通頻帶和音質(zhì)會(huì)有所降低。此外， ISD2560 還省去了 A/D 和 D/A 轉(zhuǎn)換器。其 集成度較高，內(nèi)部包括前置放大器、內(nèi)部時(shí)鐘、定時(shí)器、采樣時(shí)鐘、濾波 器、自動(dòng)增益控制、邏輯控制、模擬收發(fā)器、解碼器和 480K字節(jié)的 EEPROM。 ISD2560 內(nèi)部 EEPROM 存儲(chǔ)單元均勻分為 600 行，有 600 個(gè)地址單元，每個(gè)地址單元指向其中一行，每一個(gè)地址單元的地址分辨率為 100ms。此外，天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 13 ISD2560 還具備微控制器所需的控制接口。通過操縱地址和控制線可完成不同的任務(wù)，以實(shí)現(xiàn)復(fù)雜的信息處理功能，如信息的組合、連接、設(shè)定固定的信息段和信息管理等。 ISD2560 可不分段，也可按最小段長(zhǎng)為單位來任意組合分段。 芯片 引腳功能 介紹 ISD2560 具有 28 腳 SOIC 和 28 腳 PDIP 兩種封裝形式。 圖 45 所示為 PDIP 封裝形式。 圖 45 ISD2560 引腳圖 電源（ VCCD） :芯片內(nèi)部的模擬和數(shù)字電路使用不同的電源總線，并且分別引到外封裝上， 模擬和數(shù)字電源端最好分別走線，并應(yīng)盡可能在靠近供電端處相連，而去耦電容則應(yīng)盡量靠近芯片 。 地線（ VSSA， VSSD） :芯片內(nèi)部的模擬和數(shù)字也可使用不同的地線，這兩腳最好在 引腳焊盤上相連。 節(jié)電控制（ PD） :本端拉高使芯片停止工作，進(jìn)入不耗電的節(jié)電狀態(tài)，芯片發(fā)生溢出，即 OVF 端輸出低電平后，要將本端短暫變高復(fù)位芯片，才能使之再次工作。 片選（ CE ） :本端變低后（而且 PD 為低），允許進(jìn)行錄放操作。芯片在本端的下降沿鎖存地直線和 P/R 端的狀態(tài)。 錄放模式（ P/R） : 本端狀態(tài)在 CE 的下降沿鎖存。高電平選擇放音， 低電平選擇錄音。錄音時(shí)，由地址端提 供起始地址，錄音持續(xù)到 CE 或 PD 變高， 或內(nèi)存溢出；如果是前一種情況，芯片自動(dòng)在錄音結(jié)束處寫入 EOM 標(biāo)志。放音時(shí)由地址端提供起始地址，放音持續(xù)到 EOM 標(biāo)志。如果 CE 一直為低，或芯片工作在某些操作模式，V CCDP / RX CL KE O MPDCEO V FA n a O u tA n a I nA G CM i c Re fM i cV CCASP 1 2 3 4 5 6 7 8 91011121314A 0/ M 0 A 1/ M 1A 2/ M 2A 3/ M 3A 4/ M 4A 5/ M 5A 6/ M 6A7A8A9V S S D V S S A S P +2827262524232221201918171615I S DA u x I n2 5 0 0 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 14 放音會(huì)忽略 EOM，繼續(xù)進(jìn)行下去。 信息結(jié)尾標(biāo)志（ EOM ） : EOM 標(biāo)志在錄音時(shí)由芯片自動(dòng)插入到該信息的結(jié)尾。放音遇到 EOM 時(shí)， 本端輸出低電平脈沖。芯片內(nèi)部會(huì)檢測(cè)電源電壓以 維護(hù)信息的完整性， 當(dāng)電壓低于 時(shí)，本端變低，芯片只能放音。 溢出標(biāo)志（ OVF ） : 芯片處于存儲(chǔ)空間末尾時(shí)本端輸出低電平脈沖表示溢出，之后本端狀態(tài)跟隨 CE 端的狀態(tài)，直到 PD 端變高 。 話筒輸入（ MIC）本端連至片內(nèi)前置放大器。片內(nèi)自動(dòng)增溢控制電路（ AGC）將置增益控制在 15 至 24dB。外接話筒應(yīng)通過串聯(lián)電容耦合到本端。耦合電容值和本端的 10KΩ 輸入阻抗決定了芯片頻帶的低頻截止點(diǎn)。 自動(dòng)增益控制（ AGC）： AGC 可動(dòng)態(tài)調(diào)整前置增益以補(bǔ)償話筒輸入電平的寬幅變化，這樣在錄制變化很大的音量（從耳語到喧囂聲）時(shí)就能保持最 小失真。響應(yīng)時(shí)間取決于該端內(nèi)置的 5KΩ 電阻和從該端到 VSSA 端所接電容的時(shí)間常數(shù)。釋放時(shí)間則取決于該端外接的并聯(lián)對(duì)地電容和電阻設(shè)定的時(shí)間常數(shù)。選用標(biāo)稱值分別為 470KΩ和 的電阻、電容可以得到滿意的效果。 模擬輸出 (ANA OUT)：前置放大器輸出。其前置電壓增益取決于 AGC 端電平。 模擬輸入 (ANA IN)：該端為芯片錄音信號(hào)輸入。對(duì)話筒輸入來說， ANAOUT 端應(yīng)通過外接電容連至該端，該電容和 本端的 3KΩ 輸入阻抗決定了芯片頻帶的附加低端截止頻率。其它音源可通過交流耦合直接連至該端。 ISD2560 硬件電路組成 該課題中的 ISD2560 芯片可以單獨(dú)進(jìn)行錄放音。其中開關(guān) SW 是控制芯片錄放音時(shí)使用的，當(dāng)開關(guān)放開電路處于放音狀態(tài)，當(dāng)開關(guān)按下電路處于錄音狀態(tài)；按鍵S1 是控制電路錄放音的起停按鍵，但要單獨(dú)進(jìn)行錄音時(shí)必須把按鍵按下也就是說 必須 一直按住按鍵才能進(jìn)行錄音，當(dāng)處于放音狀態(tài)時(shí)按下該鍵可以暫停放音，再次按下時(shí)接著原來的狀態(tài)進(jìn)行重放；按鍵 S2 是該電路的復(fù)位按鍵，要對(duì)該電路進(jìn)行重新錄音時(shí)必須按一 下該鍵才能使所錄入的音是從該單元的起始地址開始的，如果在放音狀態(tài)時(shí)按下該鍵，則放音就重新開始。 ISD2560 語音芯片連接圖見附錄 4 所示。 LED 顯示部分 在單片機(jī)系統(tǒng)中，常用的顯示器有：發(fā)光二極管顯示器，簡(jiǎn)稱 LED；液晶顯示器，簡(jiǎn)稱 LCD；熒光管顯示器。而發(fā)光二極管顯示又分為固定段顯示和可以拼裝的大型字段顯示，此外還有共陽極和共陰極之分等。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 15 LED 段顯示器結(jié)構(gòu)與原理 LED 顯示器是由發(fā)光二極管顯示字段組成的顯示塊，有 7 段和“米”字段之分。這種顯示塊有共陽極和共陰極兩種。此外，顯示塊中 還有一個(gè)圓點(diǎn)型發(fā)光二極管用于顯示小數(shù)點(diǎn)。通過發(fā)光二極管亮、暗的不同組，可以顯示多中數(shù)字、字母以及其他符號(hào)。 LED 顯示塊中的發(fā)光二極管共有兩種連接方法。 (1) 共陽極接法 發(fā)光二極管的陽極連在一起構(gòu)成公共陽極。使用時(shí)公共陽極接 ＋ 5V，這樣，陰極端輸入低電平的段的發(fā)光二極管被點(diǎn)亮，相應(yīng)的段被顯示；其余的段則不點(diǎn)亮。 (2) 共陰極接法 發(fā)光二極管的陰極連在一起構(gòu)成公共陰極。使 用時(shí)公共陰極接地，這樣，陽極端輸入高電平的段的發(fā)光二極管被點(diǎn)亮，相應(yīng)的段被顯示；而輸入低電平的段則不點(diǎn)亮。 LED 顯示器 在該課題中的應(yīng)用電路 該電路采用的是六位數(shù)碼管譯碼電路，所示電路從左到右顯示分別為時(shí)、分、秒。電路中的 S1 按鍵的功能是實(shí)現(xiàn)正常時(shí)間和提醒時(shí)間的調(diào)整，當(dāng)按下該鍵時(shí)一次顯示正常時(shí)間，再按一次表示提醒時(shí)間； S2 按鍵的功能是實(shí)現(xiàn)時(shí)間的加一功能，也就是把選定的時(shí)或分按鍵按下一次就加一的功能； S3 按鍵的功能是實(shí)現(xiàn)時(shí)間的減一功能，也就是把選定的時(shí)或分按鍵按下一次就減一的功能； S4 按鍵的功能是 實(shí)現(xiàn)時(shí)和分的選擇，當(dāng)按鍵按下一次就移動(dòng)一次位置對(duì)時(shí)或分進(jìn)行選定。為了能夠建立一個(gè)好的人機(jī)交互界面所以在顯示電路部分加了五個(gè)發(fā)光二極管進(jìn)行電路功能的指示，其中 LED1 是表示提醒時(shí)間顯示狀態(tài)； LED2 表示正常時(shí)間顯示狀態(tài)； LEDLED5 表示沒有任何調(diào)整時(shí)鐘正常顯示狀態(tài)； LED4 表示提醒時(shí)間到并且與當(dāng)前時(shí)間相同開始提醒。 LED 顯示器的硬件電路圖見附錄 5 。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 16 5 軟件設(shè)計(jì)部分 VHDL 語言 設(shè)計(jì)部分 簡(jiǎn)介 VHDL 是 Very high speed integrated circuit Hardware Description Language 的縮寫，即“甚高速集成電路硬件描述語言”，最初由美國(guó)國(guó)防部和 Intermetris、 IBM、TI 公司聯(lián)合開發(fā)， 1987 年成為 IEEE 標(biāo)準(zhǔn)，即 IEEE1076 標(biāo)準(zhǔn)（俗稱 87 版 VHDL）。此后，美國(guó)國(guó)防部要求官方的與高速集成電路設(shè)計(jì)相關(guān)的所有文檔必須用 VHDL 描述，因此 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用，漸漸成為工業(yè)界的標(biāo)準(zhǔn)。 1993年， IEEE 對(duì) VHDL 進(jìn)行了修訂，公布了新的 VHDL 標(biāo)準(zhǔn)，即 IEEE10761993 版（俗稱 93 版 VHDL）； VHDL 的發(fā)展趨勢(shì) (1) 面向?qū)ο蟮?VHDL 研究 VHDL 的系統(tǒng)級(jí)描述缺乏設(shè)計(jì)概念上的抽象性，面向?qū)ο蟮?VHDL 可提高設(shè)計(jì)者在較高的設(shè)計(jì)層次上描述模型的能力，幫助設(shè)計(jì)者實(shí)現(xiàn)更復(fù)雜設(shè)計(jì)、更大規(guī)模的元件的重用。 VHDL 面向?qū)ο蟮陌l(fā)展是語言本身進(jìn)步的方向之一。面向?qū)ο蟮姆椒ㄔ谲浖_發(fā)中已被廣泛地接受，它不僅僅是一種新的程序設(shè)計(jì)技術(shù)，而且是一種全新設(shè)計(jì)和構(gòu)造軟件的思維方法，它使計(jì)算機(jī)解決問題的方式更加類似于人類的思維方式和更強(qiáng)的管理能力。面向?qū)ο蟮恼Z言必須包含抽象性、可封裝性、模