【正文】 隨著電子設(shè)計(jì)自動化技術(shù)的進(jìn)展，基于可編程邏輯器件的數(shù)字電子系統(tǒng)設(shè)計(jì)的完整方案將越來越受人們的重視，并且以 EDA 技術(shù)為核心的能在可編程器件進(jìn)行系統(tǒng)芯片集成的新設(shè)計(jì)方法，也將部分取代基于 PCB 板的傳統(tǒng)設(shè)計(jì)方式。所有系統(tǒng)在完善性方面還有待提高。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 22 總結(jié) “基于 FPGA 的語音定時(shí)提醒系統(tǒng)”是源于我們生活中的一個(gè)課題，該課題所實(shí)現(xiàn)的功能及性能可以經(jīng)過適當(dāng)?shù)脑O(shè)計(jì)和完善運(yùn)用于生活和生產(chǎn)實(shí)際中，例如一些辦公系統(tǒng)、家用電器方面、工廠的車間等環(huán)境。功 能仿真的步驟是 :使用 MAX+PLUS II的波形編輯器先直接畫出模擬的輸人波形，再運(yùn)行仿真程序查看輸出波形。至此完成了設(shè)計(jì)輸人到設(shè)計(jì)實(shí)天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 21 現(xiàn)的轉(zhuǎn)換。邏輯綜合是通過合并沉余邏輯來 簡 化設(shè)計(jì)，減少 了 設(shè)計(jì)所需的資源。如果設(shè)計(jì)輸入完 全正確， 則生成設(shè)計(jì)專用數(shù)據(jù)庫。同時(shí)，它們各自設(shè)計(jì)的底層功能塊又 在高層相互調(diào)用。 第一階段 :設(shè)計(jì)輸入 基層設(shè)計(jì)方法有 :(a)使用基本門級器件庫和參數(shù)庫的功能器件繪制電路圖 ； (b)使用 VHDL 或 AHDL 硬件描述語言 :(c)由相關(guān)輸入、輸出的波形圖進(jìn)行設(shè)計(jì)。設(shè)計(jì)者通過開發(fā)工具首先進(jìn)行邏輯功能的設(shè)計(jì)輸入，然后過一些步驟的軟件自動運(yùn)行和轉(zhuǎn)換產(chǎn)生一個(gè)編程數(shù)據(jù)文件，用該編程數(shù)據(jù)編程 LD 芯片就可以使 PLD芯片具有與設(shè)計(jì)輸入完全相同的邏輯功能，而且還可以用開發(fā)系統(tǒng)軟件對所設(shè)計(jì)的結(jié)果進(jìn)行 “功能仿真”以校驗(yàn)設(shè)計(jì)功能的正確性。設(shè)計(jì)者可以選用自己熟悉的設(shè)計(jì)輸入工具 (如原理圖輸人或高級行語言 )建立設(shè)計(jì)，或?qū)⑽谋尽D形和波形等設(shè)計(jì)方法任意組合建立起有層次的器件或多器件設(shè)計(jì)， MAX+PLUS II 把這些設(shè)計(jì)轉(zhuǎn)換成最終器件結(jié)構(gòu)所需的格式。但是，功能強(qiáng)大的開發(fā)工具在學(xué)起來困難一些，需要花費(fèi)較長的時(shí)間才能掌握要領(lǐng) 。 MAX+PLUS II 軟件是 美國 Altera 公司 開發(fā) 的可編程邏輯器件有時(shí)與其配套的開發(fā)工具 AX+PLUS II 一起 使用，這是工業(yè)界中唯一與平臺無關(guān)、與結(jié)構(gòu)無關(guān)的全集成化編程邏輯設(shè)計(jì)環(huán)境。 自 動 復(fù) 位開始CLK分 頻 模 塊開機(jī)時(shí) 鐘 分 頻 模 塊功 能 切 換 模 塊k e y 3計(jì) 時(shí) 模 塊設(shè) 置 模 塊串 行掃 描控 制模 塊顯 示模 塊數(shù) 碼管模 塊key2key4 圖 51 程序中各模塊設(shè)計(jì)框圖 各功能模塊的程序 各功能模塊的程序見附錄 6。計(jì)數(shù)器開始隨機(jī)置為任意值 M，設(shè)一固定值 N，如果MN，復(fù)位信號置為低電平有效 信號；如果 MN，計(jì)數(shù)器開始計(jì)數(shù)，直到 MN，復(fù)位信號 Ela 高電平無效信號變?yōu)榈碗娖接行盘? 。數(shù)碼管中的小數(shù)點(diǎn)顯示則由掃描狀態(tài)、調(diào)時(shí)狀態(tài)和所處的功能模式來確定七段顯示器小數(shù)點(diǎn)的輸出的位置。 (5)顯示模塊 ， 顯示模塊分別用來控制七段數(shù)碼管和發(fā)光二極管的顯示。數(shù)碼管受掃描信號的驅(qū)動 ， 只有當(dāng)該數(shù)碼 管的掃描信號為有效時(shí)， 才顯示出此刻 data 中的內(nèi)容。 (4)串行掃描控制模塊 ， 七段數(shù)碼管采用串行掃描顯示方式。由于 VHDL 硬件描述語言不支持在兩個(gè)進(jìn)程中對同一信號賦值 (即多重 驅(qū)動 )，因此必須把數(shù)字鐘功能和調(diào)時(shí)功能合在一個(gè)模塊中。這樣可再次調(diào)用此加法器 ， 用產(chǎn)生的高位信號來控制高位的計(jì)數(shù)。當(dāng)切換至設(shè)置功能時(shí)，所設(shè)置的時(shí) 、 分 、 秒將閃爍。 FPGA 實(shí)驗(yàn)系統(tǒng)內(nèi)部 由晶體振蕩器產(chǎn)生一個(gè)高穩(wěn)定 的 20MHz 信號 ，根據(jù)需要 可借助計(jì)數(shù)器對此信號進(jìn)行分頻 ， 得到 1Hz 秒信號和 1000Hz 掃描信號。 (3) 提醒時(shí)間模塊的設(shè)計(jì)思 想與調(diào)時(shí)模塊的其本相同 (4) 顯示控制及提醒控制模塊根據(jù)前面幾個(gè)模塊輸出的信息（如當(dāng)前時(shí)間和提醒時(shí)間等）確定當(dāng)前的顯示數(shù)字以及提醒信號。狀態(tài)機(jī)是純硬件數(shù)字系統(tǒng)中的順序控制電路，因此狀態(tài)機(jī)在其運(yùn)行方式上類似于控制靈活和方便的 CPU，而在運(yùn)行速度和工作可靠性方面都優(yōu)于 CPU。 VHDL 語言 程序編程過程介紹 該框圖內(nèi)共分為有限 狀態(tài)機(jī)模塊設(shè)計(jì)、計(jì)時(shí) /調(diào)時(shí)模塊設(shè)計(jì)、提醒時(shí)間模塊設(shè)計(jì)、提醒時(shí)間長度模塊設(shè)計(jì)、顯示控制模塊設(shè)計(jì)和其他模塊設(shè)計(jì)。 (6) 程序優(yōu)化。通過編輯軟件編輯出的源程序，必須用編譯程序匯編后生成目標(biāo)代碼。注意在程序的有關(guān)位置處寫上功能注釋，提高程序的可讀性。分配好單元后，進(jìn)一步將程序框圖畫成詳細(xì)的 操作流程。 (2) 定程序框圖，即根據(jù)所選擇的計(jì)算方法制定框圖，這不僅是程序設(shè)計(jì)的一個(gè)重要組成，而且是決定成敗的關(guān)鍵部分。在編寫程序時(shí)，采取如下幾個(gè)步驟： (1) 分析問題，明確所要解決問題的要求，將軟件分成若干個(gè)相對獨(dú)立的部分。軟件的質(zhì)量直接影響整個(gè)系統(tǒng)功能的實(shí)現(xiàn)。正因?yàn)?VHDL 的硬件描述與具體工藝無關(guān)，因而其程序的硬件實(shí)現(xiàn)目標(biāo)器件有廣闊的選擇范圍，其中包括各種 CPLD、 FPGA 及 ASIC 等。另外， VHDL 強(qiáng)大的“行為描述”能力也使其十分適用于系統(tǒng)級的仿真。這一特點(diǎn)使 VHDL 成為系統(tǒng)設(shè)計(jì)中最佳的硬件描述語言。 (2) 硬件描述能力強(qiáng) 可以同時(shí)支持“行為描述”、“數(shù)據(jù)流描述”和“結(jié)構(gòu)描述” 3 種描述方式，并可混用。以前的唯一方法是通過組裝實(shí)現(xiàn)，但此方法編譯太慢，而且 VHDL 庫過分依賴模擬器環(huán)境。而且存在的 VHDL庫的速度太慢，實(shí)用性差。最后移植到非VHDL 模擬器上進(jìn)行處理。層次化使得對象的行為精煉，不必重復(fù)設(shè)立前驅(qū)中已有的內(nèi)容。可封裝性是指代碼和數(shù)據(jù)必須保存在同一單元中，封裝性可有選擇性的隱藏信息，使得某些信息對外界不可取。面向?qū)ο蟮恼Z言必須包含抽象性、可封裝性、模塊化、 層次化及信息機(jī)制。 VHDL 面向?qū)ο蟮陌l(fā)展是語言本身進(jìn)步的方向之一。此后，美國國防部要求官方的與高速集成電路設(shè)計(jì)相關(guān)的所有文檔必須用 VHDL 描述，因此 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用，漸漸成為工業(yè)界的標(biāo)準(zhǔn)。 LED 顯示器的硬件電路圖見附錄 5 。電路中的 S1 按鍵的功能是實(shí)現(xiàn)正常時(shí)間和提醒時(shí)間的調(diào)整，當(dāng)按下該鍵時(shí)一次顯示正常時(shí)間，再按一次表示提醒時(shí)間； S2 按鍵的功能是實(shí)現(xiàn)時(shí)間的加一功能，也就是把選定的時(shí)或分按鍵按下一次就加一的功能； S3 按鍵的功能是實(shí)現(xiàn)時(shí)間的減一功能，也就是把選定的時(shí)或分按鍵按下一次就減一的功能； S4 按鍵的功能是 實(shí)現(xiàn)時(shí)和分的選擇，當(dāng)按鍵按下一次就移動一次位置對時(shí)或分進(jìn)行選定。使 用時(shí)公共陰極接地，這樣，陽極端輸入高電平的段的發(fā)光二極管被點(diǎn)亮，相應(yīng)的段被顯示；而輸入低電平的段則不點(diǎn)亮。使用時(shí)公共陽極接 ＋ 5V，這樣，陰極端輸入低電平的段的發(fā)光二極管被點(diǎn)亮，相應(yīng)的段被顯示；其余的段則不點(diǎn)亮。 LED 顯示塊中的發(fā)光二極管共有兩種連接方法。此外，顯示塊中 還有一個(gè)圓點(diǎn)型發(fā)光二極管用于顯示小數(shù)點(diǎn)。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 15 LED 段顯示器結(jié)構(gòu)與原理 LED 顯示器是由發(fā)光二極管顯示字段組成的顯示塊，有 7 段和“米”字段之分。 LED 顯示部分 在單片機(jī)系統(tǒng)中，常用的顯示器有：發(fā)光二極管顯示器，簡稱 LED；液晶顯示器，簡稱 LCD；熒光管顯示器。其中開關(guān) SW 是控制芯片錄放音時(shí)使用的，當(dāng)開關(guān)放開電路處于放音狀態(tài)，當(dāng)開關(guān)按下電路處于錄音狀態(tài)；按鍵S1 是控制電路錄放音的起停按鍵，但要單獨(dú)進(jìn)行錄音時(shí)必須把按鍵按下也就是說 必須 一直按住按鍵才能進(jìn)行錄音，當(dāng)處于放音狀態(tài)時(shí)按下該鍵可以暫停放音，再次按下時(shí)接著原來的狀態(tài)進(jìn)行重放；按鍵 S2 是該電路的復(fù)位按鍵，要對該電路進(jìn)行重新錄音時(shí)必須按一 下該鍵才能使所錄入的音是從該單元的起始地址開始的，如果在放音狀態(tài)時(shí)按下該鍵，則放音就重新開始。其它音源可通過交流耦合直接連至該端。 模擬輸入 (ANA IN)：該端為芯片錄音信號輸入。 模擬輸出 (ANA OUT)：前置放大器輸出。釋放時(shí)間則取決于該端外接的并聯(lián)對地電容和電阻設(shè)定的時(shí)間常數(shù)。 自動增益控制（ AGC）： AGC 可動態(tài)調(diào)整前置增益以補(bǔ)償話筒輸入電平的寬幅變化，這樣在錄制變化很大的音量（從耳語到喧囂聲）時(shí)就能保持最 小失真。外接話筒應(yīng)通過串聯(lián)電容耦合到本端。 話筒輸入（ MIC）本端連至片內(nèi)前置放大器。芯片內(nèi)部會檢測電源電壓以 維護(hù)信息的完整性， 當(dāng)電壓低于 時(shí)，本端變低，芯片只能放音。 信息結(jié)尾標(biāo)志（ EOM ） : EOM 標(biāo)志在錄音時(shí)由芯片自動插入到該信息的結(jié)尾。放音時(shí)由地址端提供起始地址，放音持續(xù)到 EOM 標(biāo)志。高電平選擇放音， 低電平選擇錄音。芯片在本端的下降沿鎖存地直線和 P/R 端的狀態(tài)。 節(jié)電控制（ PD） :本端拉高使芯片停止工作，進(jìn)入不耗電的節(jié)電狀態(tài)，芯片發(fā)生溢出，即 OVF 端輸出低電平后，要將本端短暫變高復(fù)位芯片，才能使之再次工作。 圖 45 ISD2560 引腳圖 電源（ VCCD） :芯片內(nèi)部的模擬和數(shù)字電路使用不同的電源總線，并且分別引到外封裝上， 模擬和數(shù)字電源端最好分別走線，并應(yīng)盡可能在靠近供電端處相連，而去耦電容則應(yīng)盡量靠近芯片 。 芯片 引腳功能 介紹 ISD2560 具有 28 腳 SOIC 和 28 腳 PDIP 兩種封裝形式。通過操縱地址和控制線可完成不同的任務(wù)，以實(shí)現(xiàn)復(fù)雜的信息處理功能，如信息的組合、連接、設(shè)定固定的信息段和信息管理等。 ISD2560 內(nèi)部 EEPROM 存儲單元均勻分為 600 行，有 600 個(gè)地址單元，每個(gè)地址單元指向其中一行，每一個(gè)地址單元的地址分辨率為 100ms。此外， ISD2560 還省去了 A/D 和 D/A 轉(zhuǎn)換器。該芯片采用多電平直接模擬量存儲專利技術(shù)，每個(gè)采樣值可直接存儲在片內(nèi)單個(gè) EEPROM 單元中，因此能夠非常真實(shí)、自然地再現(xiàn)語音、音樂、音調(diào)和效果聲，從而避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和 “ 金屬聲 ” 。 單片機(jī)在該課題中的程序 單片機(jī)程序見附錄 7 ISD2560 語音芯片 ISD2560 是 ISD 系列單片語音錄放集成電路的一種。電容的大小范圍為 20pF～ 40pF，本設(shè)計(jì)選用 30pF 電容。晶振接法如圖 44 所示。在單片 機(jī)內(nèi)部，它是上述振蕩器的反相放大器的輸出端。 在單片機(jī)內(nèi)部，它是構(gòu)成片內(nèi)振蕩器的反相放大器的輸入端。 (2) 外接晶體引腳 XTAL1 和 XTAL2 89S52 的引腳圖如圖 4－ 3所示。由于它的結(jié)構(gòu)與指令功能都是按照工業(yè)控制要求設(shè)計(jì)的，故又叫單片微控制器。 單片機(jī) AT89S52 簡介 單片微型計(jì)算機(jī) SCMC (Single Chip Microputer)簡稱單片機(jī)。 FPGA 印制板電路圖 FPGA 印制板電路原理圖如附錄 2 所示。 系統(tǒng)基本框圖如圖 4－ 2 所示。 (5)顯示控制及報(bào)時(shí)控制模塊，根據(jù)當(dāng)前時(shí)間（由計(jì)時(shí)模塊輸出）、報(bào)時(shí)時(shí)間（由報(bào)時(shí)時(shí) 間設(shè)定模塊輸出）等信息決定當(dāng)前的輸出數(shù)字和報(bào)時(shí)信號燈的亮、滅情況。 (3)報(bào)時(shí)時(shí)間設(shè)定模塊，系統(tǒng)要求報(bào)時(shí)可調(diào)，由于此功能相對對立，可以單獨(dú)用一天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 10 個(gè)模塊來實(shí)現(xiàn)。 FPGA 硬件電路組成 系統(tǒng)框 圖 FPGA 部分大致劃分為以下幾個(gè)模塊： (1) 狀態(tài)機(jī)，系統(tǒng)有多種顯示模式（如顯示當(dāng)前時(shí)間，報(bào)時(shí)時(shí)間），如果把每種模式當(dāng)成一種狀態(tài)，那么用狀態(tài)機(jī)來進(jìn)行模式的切換是最方便的，因此可以采用狀態(tài)機(jī)作為中心控制模塊?？啥啻尉幊痰?FPGA 的優(yōu)點(diǎn)是可多次修改設(shè)計(jì)，特別適合于系統(tǒng)樣機(jī)的研制 。 FPGA 的編程方式 FPGA 的編程方式分為兩大類 :一類是一次性編程 ，另一類是可多次編程。對于用多個(gè)器件實(shí)現(xiàn)的一個(gè)設(shè)計(jì)來說，進(jìn)行多個(gè)器件的聯(lián)合仿真是非常必要的。功能仿真可在編譯前進(jìn)行，也可在編譯后進(jìn)行，以檢驗(yàn)設(shè)計(jì)功能的正確性。 (3)設(shè)計(jì)校驗(yàn)。編譯和適配自動進(jìn)行，消除了人工布局和布線的麻煩，還可通過設(shè)計(jì)規(guī)則檢查 ，標(biāo)出錯(cuò)誤的位置和潛在的不可靠電路。編譯軟件對 “設(shè)計(jì)文件”進(jìn)行邏輯化簡、綜合和優(yōu)化，并恰當(dāng)?shù)赜靡粋€(gè)或多個(gè)器件自動進(jìn)行適配，產(chǎn)生供器件編程用的編程文件。 (2)設(shè)計(jì)編譯和器件適配。對于簡單的 FPGA，天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計(jì) 9 可用 ABEL, CUPL和 PALASM 等可編程邏輯設(shè)計(jì) 語言描述設(shè)計(jì) ； 對于復(fù)雜的 FPGA可以用原理圖輸入方式，也可用 DSL 和 VHDL 等硬件描述 語言進(jìn)行設(shè)計(jì)輸入，以及采用 “自 頂向下”的層次式結(jié)構(gòu)設(shè)計(jì)方法，將多個(gè)輸入文件合并成一個(gè)設(shè)計(jì)文件。 (1)設(shè)計(jì)輸入。系統(tǒng)設(shè)計(jì)者希望開發(fā) FPGA 的軟件容易使用、人機(jī)界面友好，能夠隨時(shí)得到 “在線求助”。 (6) 內(nèi)嵌專用硬核，使指那些通用性相對較弱，不是所有 FPGA 器件都包含硬核的，該課題中用的 FPGA 是通用器件，是區(qū)分專 用集成電路而言的。 (4) 豐富的布線資源，是用來連通 FPGA 內(nèi)部所有單元，連線的長度和工藝決定著信號在連線上的驅(qū)動能力和傳輸