【正文】 分器即可。細心的讀者會發(fā)現圖 23 中的 f′(t)和圖 21 的波形不一樣。量化編碼可以用一個雙穩(wěn)判決器來執(zhí)行，并生成雙極性f ( t )抽樣 判決∑積分器f ( t )′? T ( t )e ( t )－＋P o ( t )RC( a ) 增 量 調 制器 ( 編碼器 ) 框圖 ( b ) RC 積分器天津大學仁愛學 院 2020 屆 本科生畢業(yè)設計（論文） 9 二進制碼序列。由于該積分器又具有解碼功能，因此又稱為本地解碼器（譯碼器）。 增量調制的基本框圖 圖 22 增量調制基本框圖 根據上述分析，我們給出增量調制器框圖如圖所示。 即當 f(iΔt)f′(iΔt_)時，上升一個 σ，發(fā) “ 1” 碼； 當 f(iΔt)f′(iΔt_)時，下降一個 σ，發(fā) “ 0” 碼。(t)去近似 x(t)以外，也可以用鋸齒波 xo(t)去近似 x(t)。根據這樣的編碼思路，結合圖 21 的波形，就 可以得到一個二進制代碼序列 010101111110… 。(t)上升一個量階段，同時 ΔM調制器輸出二進制 “ 1” ；反之就讓 x180。(t)比 較，倘若 x(t)＞x180。 天津大學仁愛學 院 2020 屆 本科生畢業(yè)設計（論文） 8 圖 21 簡單增量調制的編碼過程 x180。(t) 可以相當近似于 x(t)。(t)去逼近它，如 圖 1 所示。 編碼的基本思想： 假設一個模擬 信 號 x(t) (為作圖方便起見，令 x(t) ≥ 0)，可以用一時間間隔為Δt，幅度差為 177?？墒?，用一位碼卻可以表示相鄰抽樣值的相對大小，而相鄰抽樣值的相對變化將能同樣反映模擬信號的變化規(guī)律。收端譯碼器每收到一 個 1 碼 ，譯碼器的輸出相對于前一個時刻的值上升一個量化階，而收到一個 0 碼 ，譯碼器的輸出相對于前一個時刻的值下降一個量化階。 增量調制最主要的特點就是它所產生的二進制代碼表示模擬信號前后兩個抽樣值的差別 (增加、還是減少 )而不是代表抽樣值本身的大小，因此把它稱為增量調制。 增量調制獲得廣泛應用的原因主要有以下幾點： ? 在比特率較低時，增量調制的量化信噪比高于 PCM 的量化信噪比； ? 增量調制的抗誤碼性能好。最早是由法國工程 師 De Loraine 于 1946 年提出來的，其目的在于簡化模擬信號的數字化方法。 第七章：感謝。主要介紹了增量調制模擬電路的實現方法以及各個模塊的簡介 第五章：仿真實現， 在 Quartus II 軟件上 進行增量調制與解調的編程，然后天津大學仁愛學 院 2020 屆 本科生畢業(yè)設計（論文） 6 在 Modelsim 軟件上進行軟件 仿真，證實程序的可行性，然后再在 Quartus II 軟件商進行硬件仿真。主要介紹了解調技術的基本原理以及增量調制抗噪聲性能。主要介紹了增量調制技術的基本原理以及各模塊之間的關系。主要概述了增量調制與解調技術的背景 及 FPGA 技 術的簡介。 論文安排 本論文完成的是對增量調制與解調在 FPGA 的實現工作。 Modelsim 軟件簡介 Mentor 公司的 ModelSim 是業(yè)界最優(yōu)秀的 HDL 語言仿 真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內核支 持 VHDL 和 Verilog 混 合仿真的仿真器。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl 腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。 Verilog HDL 是 目前應用最為廣泛的硬件描述語言． Verilog HDL 可 以用來進行各種層次的邏輯設計，也可以進行數字系統的邏輯綜合，仿真驗證和時序分析等。 天津大學仁愛學 院 2020 屆 本科生畢業(yè)設計（論文） 5 Verilog HDL 的 最大特點就是易學易用，如果有 C 語言 的編程經驗，可以在一個較短的時間內很快的學習和掌握，因而可以把 Verilog HDL 內容安排在與ASIC 設 計等相關課程內部 進行講授，由于 HDL 語言本身是專門面向硬件與系統設計的，這樣的安排可以使學習者同時獲得設計實際電路的經驗。前者由 Gateway Design Automation 公司（該公司于 1989 年被Cadence 公司 收購）開發(fā)。 Verilog 語言簡介 Verilog HDL 是一種硬件描述語言（ HDL:Hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行為的語 言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。設計者可以在速度、硬件邏輯、存儲器、代碼大小和成本之間做出折衷。如果需要更高的速度，利用硬件來加速算法是一個不錯的選擇。出于簡便和成本考慮，一般利用軟件來實現大部分操作，除非需要更高的速 度以滿足性能指標。 另一點要知道的是， FPGA 有 充裕的資源，可配置處理器系統可以充分利用這一資源。設計者可以選擇如何實現軟件代碼中的每個模塊，如用定制指令，或硬件外圍電路。設計者不必轉換到另一個新的處理器或者編寫匯編代碼，就可做到這一點。由于 FPGA 中的邏輯單元是可編程的，可針對特定的應用而定制硬件。 FPGA 簡介 當采用基于 FPGA 的 嵌入式系統時，在設計周期之初不必為每個模塊做出用硬件還是軟件的選擇。在增量調制系統的發(fā)端調制后的二進 制代碼 1 和 0 只表示信號這一個抽樣時刻相對于前一個抽樣時刻是增加 (用 1 碼 )還是減少 (用 0 碼 )。能工作于誤碼率為 ～ 的信道中，而PCM 要求誤比特率通常為 ～ ； ? 增量調制的編譯碼器比 PCM 簡單。隨著模擬集成電路技術的發(fā)展， 70 年代 末出現了音節(jié)壓擴增量調制集成單片， 80 年代 出現了瞬時壓擴集成單片，單片內包括了開關電容濾波器與開關電容積分器，集成度不斷提高，使增量調制的編碼器的體積減小，功耗降低。 增量調制的基本原理是于 1946 年提出的，它是一種最簡單的差值脈沖編碼。 對模擬信號采樣，并用每個樣值與它的預測值的差值對周期脈沖序列進行調制，簡稱 △ M 或 DM。 1946 年由法國工程師 De Loraine 提出，目的在于簡化模擬信號的數字化方法。 A 律 PCM 用于歐洲和中國， U 律 PCM 用于北美和日本。為解決均勻量化時小信號量化誤差大，音質差的問題，在實際中采用不均勻選取量化間隔的非線性量化方法，即量化特性在小信號時分層密，量化間隔小，而在大信號時分層疏，量化間隔大。 話音信號先經防混疊低通濾波器，進行脈沖抽樣，變成 8KHz 重復頻率的抽樣信號（即離散的脈沖調幅 PAM 信號），然后將幅度連續(xù)的 PAM 信號用“四舍五入”辦法量化為 有限個幅度取值的信號，再經編碼后轉換成二進制碼。 編碼，就是用一組二進制碼組來表示每一個有固定電平的量化值。 非均勻量化根據幅度的不同區(qū)間來確定量化間隔，幅度小的區(qū)間量化間隔取得小，幅度大的區(qū)間量化間隔取得大。 量化級數越多誤差越小，相應的二進制碼位數越多，要求傳輸速率越高，頻帶越寬。 量化誤差：量化后的信號和抽樣信號的差值。抽樣速率采用 8Kbit/s。該模擬信號經過抽樣后還應當包含原信號中所有信息，也就是說能無失真的恢復原模擬信號。脈沖編碼調制就是對模擬信號先抽樣，再對樣值幅度量化，編碼的過程。特別適用于對數據傳輸速率要求較高，需要更高帶寬的用戶使用。 T1 的速率是 ， E1 的速率是 。 PCM 有兩個標準（表現形式）即 E1 和 T1?，F在的數字傳輸系統都是采用脈碼調制 （ Pulsecode modulation） 體制。而數字信號是對連續(xù)變化的模擬信號進行抽樣、量化和編碼產生的，稱為 PCM（ Pulsecode modulation） ，即脈沖編碼調制。 80 年代初，脈碼調制已用于市話中繼傳輸和大容量干線傳輸以及數字程控交換機，并在用戶話機中采用。 PCM 簡介 PCM 中文稱脈碼調制，由 1937 年提出的，這一概念為數字通信奠定了基礎， 60 年代它開始應用于市內電話網以擴充容量，使已有音頻電纜的大部分芯線的傳輸容量擴大 24～ 48 倍。另一方面，按照通信業(yè)務的不同，通信系統又可分為電話通信系統、數據通信系統、傳真通信系統和圖像通信系統等。由于光的導引媒體采用特制的玻璃纖維，因此有線光通信系統又稱光纖通信系統?，F代通信系統主要借助電磁波在自由空間的傳播或在導引媒體中的傳輸機理來實現，前者稱為無線通信系統，后者稱為有線通信系統。它是作為 ASIC 領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。硬件工程師們希望有一種更靈活的設計方法，可根據需要在實驗室就能設計、更改大規(guī)模數字邏輯，研制自己的 ASIC 并馬上投 入使用，這是提出可編程邏輯器件的基本思想。 ASIC的出現降低了產品的生產成本，提高了系統的可靠性，縮小了設計的物理尺寸，推動了社會的數字化進程。在以后的三十多年間有了很大發(fā)展，特別是在軍事和工業(yè)部門的專用通信網和 衛(wèi)星通信中得到廣泛應用，不僅如此，近年來在高速超大規(guī)模集成電路中已被用作 A/D 轉換器。 增量調制簡稱 ，它是繼 PCM 之后出現的又一種模擬信號數字化方法。以1837 年發(fā)明莫爾斯電報為起點，人類社會才進入了以電波為通信手段的通信時代。廣義上，通信是指任何通過傳輸煤質把信息從一個地 方傳到另一個地方的過程。 FPGA 。 最后提出了硬件實現的方案以及三種芯片的選型與設計，給出了簡要的電路圖和時序圖。其中調制端的各個模塊的功能都已經實現，并綜合在一起，下載到開發(fā)板上進行了在線仿真。其中包括比較電路，積分器，雙穩(wěn)判決器，低通濾波器。 本課題主要包含以下幾個方面的研究： 首先對增量調制Δ M 技術的應用發(fā)展情況作簡單介紹，并對其調制解調原理進行了詳細的闡述。 八、主要參考文獻 [1] 沈保鎖、侯春萍．現代通信原理（第二版） ．北京 .國防工業(yè)出版社 ， 2020， 7． [2] 樊昌信．通信原理 (第六版 )． 北京 ． 國防工業(yè)出版社 ． 2020， 8 ． [3] EDA 先鋒工作室、王成、 蔡海寧、吳繼華． Altera FPGA/CPLD．北京：人民郵電出版社，2020． 2． [4] 夏宇聞． Verilog 數字系統設計教程 （第二版） ．北京航空航天大學出版社． 2020． 6． [5]． A Verilog HDL， Third Edition (Verilog HDL 入門 ) ．北京航空航天大學出版社． 2020， 9． [6] 王紅，彭亮，于宗光 .FPGA現狀與發(fā)展趨勢 [J].電子與封裝， 2020,7,32 選題是否合適： 是□ 否□ 課題能否實現： 能□ 不能□ 指導教師（簽字） 年 月 日 選題是否合適： 是□ 否□ 課題能否實現： 能□ 不能□ 審題小組組長（簽字） 年 月 日 畢業(yè)設計（論文） 說明書 題目 ： 基于 FPGA 的增量調制與解調 系 名 信息工程 系 專 業(yè) 通信工程 學 號 6008202181 學生姓名 王藝蓉 指導教師 楊敬鈺 2020 年 6 月 8 日 摘 要 本文的設計采用 FPGA 來實現增量調制 Δ M 的調制與解調。 六、 進度安排 查找資料， 了解增量調制的基本 原理 ，初步 學會Altera QuartusⅡ 的使用方法， 完成開題報告 展開研究， 完成開題報告 深入學習并與指導老師溝通研究構思設計方案 利用 Verilog 語言知識編寫程序 嘗試 利用 Altera Quartus Ⅱ 實現仿真 仿真調試成功后在硬件環(huán)境下實現增量調制與解調 撰寫論文，準備答辯。 將增量調制與解調中的每個模塊逐一進行編程，然后在 Altera QuartusⅡ 軟件上進行實現，最終將整個調制與解調過程在 Altera QuartusⅡ 上實現。 學習軟件 Altera QuartusⅡ 的使用方法。 三、研究目標 在 Quartus II軟件上實現增量調制與解調。 二、芯片朝著高密度、低壓、低功耗的方向挺進。在這十幾年的發(fā)展過程中，以 FPGA為代表的數字系統現場集成技術取得了驚人的發(fā)展：現場可編程邏輯器件從最初的 1200個可利用門，發(fā)展到 90年代的 25萬個可利用門，乃至當新世紀來臨之 即，國際上現場可編程邏輯器件的著名廠商 Altera公司、 Xilinx公司又陸續(xù)推出了數百萬門的單片FPGA芯片，將現場可編程器件的集成度提高到一個新的水平。對于