基于fpga的異步收發(fā)器程序設(shè)計(jì)-文庫吧資料
2025-06-24 14:28本頁面
【正文】 _wait, x_shift, x_stop)。 txd_done:out std_logic)。 定義輸入輸出信號(hào) txdbuf:in std_logic_vector(7 downto 0)。entity transfer is generic(framlent:integer:=8)。use 。 UART發(fā)收器程序設(shè)計(jì)library IEEE。X_STOPn 停止位發(fā)送狀態(tài)，當(dāng)數(shù)據(jù)幀發(fā)送完畢，狀態(tài)機(jī)轉(zhuǎn)入該狀態(tài)，并發(fā)送16個(gè)bclk周期的邏輯1信號(hào)，即1位停止位。 X_SHIFT狀態(tài)n 當(dāng)狀態(tài)機(jī)處于這一狀態(tài)時(shí)，實(shí)現(xiàn)待發(fā)數(shù)據(jù)的并串轉(zhuǎn)換。緊接著狀態(tài)機(jī)轉(zhuǎn)入X_WAIT狀態(tài)。n 當(dāng)XMIT_CMD_P=‘1’，狀態(tài)機(jī)轉(zhuǎn)入X_START，準(zhǔn)備發(fā)送起始位。這時(shí)由于XMIT_CMD是一個(gè)外加信號(hào)，在FPGA之外，不可能對(duì)XMIT_CMD的脈沖寬度進(jìn)行限制，如果XMIT_CMD有效在UART發(fā)完一個(gè)數(shù)據(jù)幀后仍然有效，那么就會(huì)錯(cuò)誤地被認(rèn)為，一個(gè)新的數(shù)據(jù)發(fā)送命令又到來了，UART發(fā)送器就會(huì)再次啟動(dòng)UART幀的發(fā)送，顯然該幀的發(fā)送是錯(cuò)誤的。n 在這個(gè)狀態(tài)下，UART的發(fā)送器一直在等待一個(gè)數(shù)據(jù)幀發(fā)送命令XMIT_CMD。如果起始位的確是16個(gè)bclk周期長(zhǎng)，那么接下來的數(shù)據(jù)將在每個(gè)位的中點(diǎn)處被采樣。然而，為了避免毛刺影響，能夠得到正確的起始位信號(hào)，必須要求接收到的起始位在波特率時(shí)鐘采樣的過程中至少有一半都是屬于邏輯0才可認(rèn)定接收到的是起始位。end Behavioral。 end if。039。 設(shè)置分頻系數(shù) else t:=t+1。 bclk=39。039。 then t:=0。begin if resetb=39。end baud。entity baud is Port (clk,resetb:in std_logic。use 。library IEEE。波特率分頻因子可以根據(jù)不同的應(yīng)用需要更改。end Behavioral 波特率發(fā)生器實(shí)際上就是一個(gè)分頻器。 頂層映射n u2:reciever n port map(bclkr=b,resetr=reset,rxdr=rxd,r_ready=rec_ready,n rbuf=rec_buf)。n signal b:std_logic。n bclk:out std_logic)。n end ponent。n txd:out std_logic。ponent transfern Port (bclkt,resett,xmit_cmd_p:in std_logic。n end ponent。n r_ready:out std_logic。 接收數(shù)據(jù)緩沖n end top。 n txdbuf_in:in std_logic_vector(7 downto 0)。use 。n use 。n 功能：頂層映射。UART接收器接收RXD串行信號(hào)，并將其轉(zhuǎn)化為并行數(shù)據(jù)。 UART系統(tǒng)組成 FPGA UART由三個(gè)子模塊組成：（1）波特率發(fā)生器；（2）接收模塊；（3）發(fā)送模塊. 頂層模塊 異步收發(fā)器的頂層模塊由波特率發(fā)生器、UART接收器和UART發(fā)送器構(gòu)成。小功率超聲探頭多作探測(cè)作用。完成這種功能的裝置就是超聲波傳感器，習(xí)慣上稱為超聲換能器，或者超聲探頭。 UART設(shè)計(jì)總模塊將發(fā)送器和接收器模塊組裝起來，就能較容易地實(shí)現(xiàn)通用異步收發(fā)器總模塊，而且硬件實(shí)現(xiàn)不需要很多資源，尤其能較靈活地嵌入到FPGA/CPLD的開發(fā)中。共陽數(shù)碼管及其電路示意圖如圖七所示：圖七 共陽數(shù)碼管及其電路4位數(shù)碼掃描電路的示意圖如圖八所示： 圖八 4位數(shù)碼掃描電路 波特率發(fā)生器UART的接收和發(fā)送是按照相同的波特率進(jìn)行收發(fā)的。被選通的數(shù)碼管顯示數(shù)據(jù)。接收器結(jié)構(gòu)框圖如圖五所示：圖五 接收結(jié)構(gòu)框圖接收器的接收原理流程圖如圖六所示：圖六 接收器的接收原理流程圖圖八所示的是共陽數(shù)碼管及其電路，其中每個(gè)數(shù)碼管的8個(gè)段： h、g、f、e、d、c、b、a（h是小數(shù)點(diǎn)）都連在一起。所以接收端需要進(jìn)行過采樣來保證數(shù)據(jù)的接收，RS232標(biāo)準(zhǔn)規(guī)定的過采樣率是以發(fā)送波特率的16倍時(shí)鐘對(duì)數(shù)據(jù)進(jìn)行檢測(cè)。9600Hz的時(shí)鐘信號(hào)驅(qū)動(dòng)10bit的一位計(jì)數(shù)器，將數(shù)據(jù)總線上載入的8bit數(shù)據(jù)加上起始位和停止位后由低到高依次移除。在邏輯結(jié)構(gòu)上，每秒9600次的發(fā)送節(jié)拍由波特率發(fā)生器產(chǎn)生，它是一個(gè)參數(shù)化、分頻比的整數(shù)分頻器。2 UART的設(shè)計(jì)與實(shí)現(xiàn) UART發(fā)送器串行發(fā)送數(shù)據(jù)時(shí)每秒鐘發(fā)送的比特個(gè)數(shù)稱之為波特率，常用串行口波特率有9600、19200、115200等多種。UART串行數(shù)據(jù)傳輸?shù)氖疽鈭D如圖二所示：19圖二 串行數(shù)據(jù)傳輸發(fā)送數(shù)據(jù)過程：空閑狀態(tài)，線路處于高電位，當(dāng)收到發(fā)送數(shù)據(jù)指令后，拉低線路一個(gè)數(shù)據(jù)位的時(shí)間T，接著數(shù)據(jù)按低位到高位依次發(fā)送，數(shù)據(jù)發(fā)送完畢后，接著發(fā)送奇偶校驗(yàn)位和停止位（停止位為高電位），一幀數(shù)據(jù)發(fā)送結(jié)束。通過在串行端口上使用調(diào)制解調(diào)器，串行數(shù)據(jù)可以通過電話線進(jìn)行長(zhǎng)距離的收發(fā)（圖二）。從圖中可以看出，這種格式是靠起始位和停止位來實(shí)現(xiàn)字符的界定或同步的，故稱為起止式協(xié)議。幀
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1