集成電路制造工藝ppt課件-文庫吧資料
2025-05-13 07:17本頁面
【正文】 游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。第 四 章 集成電路制造工藝 ?集成電路設(shè)計與制造的主要流程框架 設(shè)計 芯片檢測 單晶、外延材料 掩膜版 芯片制造過程 封裝 測試 系統(tǒng)需求 集成電路的設(shè)計過程： 設(shè)計創(chuàng)意 + 仿真驗證 集成電路芯片設(shè)計過程框架 From 吉利久教授 是 功能要求 行為設(shè)計（ VHDL） 行為仿真 綜合、優(yōu)化 —— 網(wǎng)表 時序仿真 布局布線 —— 版圖 后仿真 否 是 否 否 是 Sing off — 設(shè)計業(yè) — — 制造業(yè) — 芯片制造過程 由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層 曝 光 刻 蝕 硅片 測試和封裝 用掩膜版 重復(fù) 2030次 AA 集成電路芯片的顯微照片 V ss po l y 柵 V dd 布線通道參考孔有源區(qū)N+P+集成電路的內(nèi)部單元 (俯視圖 ) N溝道 MOS晶體管 CMOS集成電路 (互補型 MOS集成電路 )：目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的 95%以上。 集成電路制造工藝 ?圖形轉(zhuǎn)換： 將設(shè)計在掩膜版 (類似于照相底片 )上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上 ?摻雜： 根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等 ?制膜： 制作各種材料的薄膜 圖形轉(zhuǎn)換：光刻 ?光刻三要素： 光刻膠 、 掩膜版和光刻機 ?光刻膠又叫光致抗蝕劑 ， 它是由光敏化合物 、基體樹脂和有機溶劑等混合而成的膠狀液體 ?光刻膠受到特定波長光線的作用后 ， 導(dǎo)致其
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1