【正文】 TTL中大規(guī)模集成電路 （3學(xué)時(shí)） 167。能獨(dú)立完成TTL與非門到其它功能的門電路電路結(jié)構(gòu)上的轉(zhuǎn)變，清楚其中的功能轉(zhuǎn)換過程和邏輯關(guān)系變化。 基本要求：了解各種集成門電路電路結(jié)構(gòu)，能進(jìn)行集成門電路的電路分析和功能分析。因此，應(yīng)特別注意用TTL與非門為基礎(chǔ)門電路構(gòu)成其它功能的門電路時(shí)，邏輯關(guān)系上的分析，也應(yīng)特別注意用TTL與非門為基礎(chǔ)門和以TTL與非門為基礎(chǔ)門電路構(gòu)成的其它功能的門電路共同構(gòu)成集成觸發(fā)器電路時(shí)，邏輯關(guān)系上的分析。 課程難點(diǎn)：使用TTL與非門為基礎(chǔ)門電路可以構(gòu)成其它功能的門電路，也可以使用TTL與非門為基礎(chǔ)門電路和以用TTL與非門為基礎(chǔ)構(gòu)成的其它功能的門電路，來構(gòu)成集成觸發(fā)器。本節(jié)詳細(xì)討論了用TTL與非門作為基礎(chǔ)門電路構(gòu)成其它功能的門電路和構(gòu)成集成觸發(fā)器時(shí)，在邏輯關(guān)系上是如何變換的，各種其它功能的門電路和集成觸發(fā)器的電路是如何構(gòu)成的。 TTL門電路的邏輯擴(kuò)展 2學(xué)時(shí) 內(nèi)容：1 TTL擴(kuò)展門電路—— 用TTL與非門構(gòu)成的其它門電路 非門 TTL與非門擴(kuò)展的與門 TTL與非門擴(kuò)展的與或非門和或非門 TTL與非門擴(kuò)展的或門 TTL擴(kuò)展異或門 TTL輸出管集電極開路門(OC門) TTL與非門構(gòu)成的三態(tài)邏輯門(TSL門) 2 有關(guān)集成觸發(fā)器——TTL與非門構(gòu)成的觸發(fā)器 D型前沿觸發(fā)器 由四管單元TTL與非門2個(gè)+二管單元TTL與非門4個(gè)構(gòu)成 后沿觸發(fā)集成JK觸發(fā)器 由三管單元TTL與非門2個(gè)+六管單元TTL與非門構(gòu)成的與或非門2個(gè)構(gòu)成 課程重點(diǎn)：本節(jié)介紹了如何使用TTL與非門為基礎(chǔ)門電路，用以構(gòu)成其它功能的門電路，即構(gòu)成非門、與門、與或非門、或非門、或門和異或門等；為了改變兩個(gè)以上門的輸出間不能線與的的弊端，引入了集電極開路門；為了改進(jìn)集電極開路門丟失了原有電路的圖騰柱輸出（速度快、輸出阻抗低）特點(diǎn)，又引入了三態(tài)邏輯門。會(huì)綜合各種關(guān)系隨溫度變化的變化情況，能得到受綜合變化影響的集成電路有關(guān)參數(shù)隨溫度變化的結(jié)果。隨溫度變化的實(shí)際關(guān)系。因此，掌握構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度怎樣變化和為何變化是重要的；掌握集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的哪些電參數(shù)隨溫度的變化有關(guān)系也是重要的。進(jìn)而討論了集成電路性能參數(shù)隨溫度變化與構(gòu)成集成電路的元件和器件的某些電參數(shù)隨溫度變化的關(guān)系，給出了集成電路電流參數(shù)的溫度特性，即電路輸出低電平電源電流ICCL 的溫度特性、電路輸出高電平電源電流ICCH的溫度特性、電路輸入短路電流IIL 的溫度特性 和 電路輸入交叉漏電流IIH的溫度特性 ； 給出了集成電路電壓參數(shù)的溫度特性，即電路輸出高電平 VOH 的溫度特性、電路輸出低電平VOL的溫度特性、電路的關(guān)門電平 VILmax的溫度特性 和電路的開門電平 VIHmin 的溫度特性； 并且給出了集成電路瞬態(tài)參數(shù)的溫度特性，即電路平均傳輸延遲時(shí)間的溫度特性。因此，本節(jié)首先介紹了構(gòu)成集成電路的元件和器件的能夠影響集成電路性能的某些電參數(shù)隨溫度變化的特性，即電阻阻值隨溫度變化而變化的特性、pn結(jié)正向?qū)▔航礦F隨溫度變化而變化的特性和晶體管電流放大倍數(shù)223。 167。清楚一般TTL集成電路與STTL集成電路電路參數(shù)上的差別，以及與LSTTL集成電路電路參數(shù)上的差別。了解SBD嵌位晶體管的電路結(jié)構(gòu)，等效電路，平面版圖以及與平面版圖對(duì)應(yīng)的工藝剖面結(jié)構(gòu)。 2 LSTTL低功耗肖特基勢(shì)壘二極管（SBD）嵌位抗飽和TTL電路（SN54ls/74ls）系列。因此，在實(shí)際應(yīng)用時(shí)，要注意選擇合適的SBD面積。分析了SBD嵌位晶體管應(yīng)用于STTL電路和LSTTL電路中時(shí)，起到的改進(jìn)集成電路性能的作用。討論了SBD在TTL集成電路中起到的嵌位作用，這是由于TTL集成電路在提高電路速度時(shí)存在矛盾，即要想減少電路導(dǎo)通延遲時(shí)間，可以通過加大輸出管的基極驅(qū)動(dòng)電流來實(shí)現(xiàn)，這勢(shì)必使輸出管在電路導(dǎo)通態(tài)的飽和深度增加，輸出管的基區(qū)和集電區(qū)的超量存儲(chǔ)電荷增加，在電路截止是加大了截止延遲時(shí)間；肖特基勢(shì)壘二極管與可能飽和的晶體管集電結(jié)正向并接，由于SBD正向壓降低的特點(diǎn)，是晶體管的飽和深度不能太深，從而有效的提高了電路速度。 167。了解該電路中T6網(wǎng)絡(luò)所起到的作用，知道T6網(wǎng)絡(luò)在電路的導(dǎo)通時(shí)如何保證了T2和T5管同時(shí)導(dǎo)通，且在導(dǎo)通瞬間T6網(wǎng)絡(luò)本身呈現(xiàn)高阻特性，不對(duì)T5管分流，而使得T5管盡快導(dǎo)通并飽和；T6網(wǎng)絡(luò)在電路的截止瞬間始終不截止，呈現(xiàn)低阻特性，為T5管退飽和提供了有效的基極泄放回路，而使T5管盡快截止。由于六管單元TTL與非門電路元器件增多，引入的寄生也多，因此具有更復(fù)雜的瞬態(tài)特性，這給分析電路的四個(gè)瞬態(tài)過程中各個(gè)電容的充放電、計(jì)算四個(gè)瞬態(tài)過程中的四個(gè)瞬態(tài)參數(shù)帶來一定的難度。本節(jié)分析了六管單元TTL與非門電路瞬態(tài)特性及瞬態(tài)參數(shù)，在瞬態(tài)等效電路中，將所有的電容等效為5個(gè)電容，每個(gè)電容的構(gòu)成在講義第38頁已詳細(xì)列出，并對(duì)列入各節(jié)點(diǎn)的電容做出了四點(diǎn)說明；根據(jù)電路瞬態(tài)分析，對(duì)td 、tf、ts和tr四個(gè)瞬態(tài)過程中各個(gè)電容的充放電進(jìn)行了討論；根據(jù)電路由截止到導(dǎo)通和由導(dǎo)通到截止兩個(gè)瞬態(tài)過程的電性分析，發(fā)現(xiàn)兩個(gè)瞬態(tài)過程中均有瞬態(tài)大電流流通，而且以導(dǎo)通到截止瞬態(tài)過程中瞬態(tài)大電流為主，由此造成較大的瞬態(tài)功耗。T6網(wǎng)絡(luò)在六管單元TTL與非門中的作用就是五管單元TTL與非門性能得以改進(jìn)的原因，T6網(wǎng)絡(luò)在電路的導(dǎo)通瞬間呈現(xiàn)高阻態(tài)，而在電路的截止瞬間呈現(xiàn)低阻態(tài) ，這使得電路的瞬態(tài)特性得到改善，電路開關(guān)特性好，兩個(gè)靜態(tài)更加穩(wěn)定。 167。清楚地知道簡(jiǎn)易TTL與非門在應(yīng)用于集成電路中時(shí)存在的問題，并了解為改進(jìn)簡(jiǎn)易TTL與非門而引入的四管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對(duì)簡(jiǎn)易TTL與非門性能的改進(jìn)；了解引入的五管單元TTL與非門的電路結(jié)構(gòu)，電路特性及對(duì)簡(jiǎn)易TTL與非門性能和四管單元TTL與非門性能的改進(jìn)。 基本要求：熟知簡(jiǎn)易TTL與非門電路結(jié)構(gòu)及電路工作原理，了解在靜態(tài)電路分析時(shí)，為何給出三個(gè)假定。 21 瞬態(tài)截止延遲時(shí)間tPLH（實(shí)用電路）從輸入電壓下降沿中點(diǎn)到輸出電壓上升沿中點(diǎn)所需要的時(shí)間。Rise上升。Storage存儲(chǔ)。Fall下降。Delay延遲。電路有兩個(gè)穩(wěn)態(tài)，則有導(dǎo)通功耗和截止功耗，電路靜態(tài)功耗取兩者平均值，稱為平均靜態(tài)功耗。 14輸入漏電流（拉電流，高電平輸入電流，輸入交叉漏電流）IIH指電路被測(cè)輸入端接高電平，而其它輸入端接地時(shí)，流過接高電平輸入端的電流。對(duì)門電路來講，輸出有兩種穩(wěn)定狀態(tài)，即應(yīng)同時(shí)考慮電路開態(tài)的帶負(fù)載能力和電路關(guān)態(tài)的帶負(fù)載能力。其表達(dá)式為 VNMH=VIHmaxVIHmin=VOH VIHmin(實(shí)用電路)。其表達(dá)式為 VNML=VILmaxVILmin=VILmax VOL(實(shí)用電路)。 9 過渡區(qū)寬度VW輸出不確定區(qū)域（非靜態(tài)區(qū)域）寬度，VW=VIHminVILmax。 7關(guān)門電平VILmax為保證輸出為額定高電平時(shí)的最大輸入低電平(VOFF)。 5 輸出低電平VOL與非門電路輸入端全部接高電平時(shí)的輸出電平。 3 電路的電壓傳輸特性指電路的輸出電壓VO隨輸入電壓Vi變化而變化的性質(zhì)或關(guān)系（可用曲線表示，與晶體管電壓傳輸特性相似）。 基本概念： 1 電路的關(guān)態(tài)指電路的輸出管處于截止工作狀態(tài)時(shí)的電路狀態(tài)，此時(shí)在電路輸出端可得到 VO=VOH，電路輸出高電平。 課程難點(diǎn)：簡(jiǎn)易TTL與非門的靜態(tài)電路分析，簡(jiǎn)易TTL與非門的與抗干擾能力有關(guān)參數(shù)的定義與分析，簡(jiǎn)易TTL與非門的與帶負(fù)載能力有關(guān)參數(shù)的定義與分析，簡(jiǎn)易TTL與非門的與靜態(tài)功耗有關(guān)參數(shù)的定義與分析；簡(jiǎn)易TTL與非門的瞬態(tài)等效電路及分析，簡(jiǎn)易TTL與非門的瞬態(tài)參數(shù)的定義與分析。在分析靜態(tài)電路時(shí) ，要注意兩個(gè)穩(wěn)態(tài)（靜態(tài)）中簡(jiǎn)易TTL與非門各元器件工作狀態(tài)的不同；在分析參量時(shí)，電路的電壓傳輸特性是分析與抗干擾能力有關(guān)參數(shù)的基礎(chǔ)，而與帶負(fù)載能力有關(guān)的參數(shù)及與靜態(tài)功耗有關(guān)的參數(shù)的分析則與特定的電路構(gòu)成狀態(tài)有關(guān)。所以，本節(jié)是第二章的重點(diǎn)。 簡(jiǎn)易TTL與非門 4學(xué)時(shí) 內(nèi)容：1 簡(jiǎn)易TTL與非門電路結(jié)構(gòu)及工作原理 電路結(jié)構(gòu) 工作原理 電路關(guān)態(tài)分析 電路開態(tài)分析2 電路的電壓傳輸特性電路EM模型 輸入全部短接時(shí)電路特點(diǎn)及電流分析 列電壓傳輸方程（21）——（26）式 電壓傳輸曲線及分析3 簡(jiǎn)易TTL與非門電路主要參數(shù) 電路靜態(tài)參數(shù) 與抗干擾能力有關(guān)的參數(shù) 與帶負(fù)載能力有關(guān)的參數(shù) 與靜態(tài)功耗有關(guān)的參數(shù) 電路瞬態(tài)參數(shù) 電路瞬態(tài)等效電路及特性 引入的瞬態(tài)參數(shù) （定義、分析、計(jì)算）4 簡(jiǎn)易TTL與非門的改進(jìn) 簡(jiǎn)易TTL與非門存在的問題 四管單元TTL與非門 五管單元TTL與非門 課程重點(diǎn)：簡(jiǎn)易TTL與非門是TTL門電路的基礎(chǔ)門，是構(gòu)成TTL集成電路的基本單元。清楚TTL邏輯電路從電性能上比DTL邏輯電路以及所述早期邏輯門電路有哪些優(yōu)越性，這些優(yōu)越性與電路結(jié)構(gòu)的改變有什么直接關(guān)系。Transistors Transistors Logic (Circuit).基本要求：了解邏輯電路基本門的構(gòu)成，了解雙極門電路的發(fā)展過程，以及雙極門電路每一次電路結(jié)構(gòu)的變化使電路性能得到的改善。ResistancesCapacitances Transistors Logic (Circuit).7 DTL電路二極管晶體管邏輯電路。DirectCoupled Transistors Logic (Circuit).5 RTL電路電阻晶體管邏輯電路。指對(duì)有一個(gè)輸入端的門電路，其具有當(dāng)輸入為“1”時(shí)，輸出為“0”；當(dāng)輸入為“0”時(shí)，輸出為“1”的邏輯功能。指對(duì)有若干輸入端的門電路，其具有當(dāng)輸入均為“1”時(shí)，輸出為“1”；當(dāng)輸入端中至少有一個(gè)為“0”時(shí)，輸出即為“0”的邏輯功能。指對(duì)有若干輸入端的門電路，其具有當(dāng)輸入均為“0”時(shí)，輸出為“0”；當(dāng)輸入端中至少有一個(gè)為“1”時(shí)，輸出即為“1”的邏輯功能。課程難點(diǎn)：邏輯集成電路發(fā)展過程中每一次電路改進(jìn)的原因，以及通過電路元器件的變化而使電路參數(shù)改進(jìn)的實(shí)際分析。 雙極門電路的發(fā)展 1學(xué)時(shí) 內(nèi)容：1 基本邏輯門電路 完成邏輯和的電路或門 完成邏輯乘的電路與門 完成邏輯否定的電路非門 復(fù)合門2 雙極門電路的發(fā)展 DCTL 電路（直接耦合晶體管邏輯電路） RTL和RCTL電路（電阻晶體管和阻容晶體管邏輯電路） DTL電路（二極管晶體管邏輯電路） TTL電路（晶體管晶體管邏輯電路） 課程重點(diǎn)：本節(jié)介紹了構(gòu)成邏輯集成電路的各種基本門電路，介紹了雙極門電路的發(fā)展，從早期邏輯門直到當(dāng)今廣泛應(yīng)用的TTL邏輯門電路，其中，DTL邏輯電路和TTL邏輯電路是課程重點(diǎn)。熟悉結(jié)電容的求取方法，能熟練的應(yīng)用結(jié)電容求取公式求得各種偏壓下的pn結(jié)電容。其中，分析和判定在某一電性過程中pn結(jié)上所處的偏壓狀態(tài)是重要的，特別是結(jié)處于變化反偏狀態(tài)時(shí)，且pn結(jié)兩側(cè)電壓均變化的情況尤要注意；另外，在pn結(jié)的面積計(jì)算時(shí)，注意其側(cè)面積為四分之一圓柱面積，這是由于擴(kuò)散形成電性區(qū)時(shí)存在橫向擴(kuò)散所致。因此，在考慮計(jì)算寄生結(jié)電容時(shí)，必須和pn 結(jié)的實(shí)際結(jié)構(gòu)結(jié)合起來，還必須和pn 結(jié)在某個(gè)瞬態(tài)過程中實(shí)際電性狀態(tài)變化結(jié)合起來。 集成電路中的寄生電容 1學(xué)時(shí) 內(nèi)容：1 各種pn結(jié)工作狀態(tài)下結(jié)電容的求取 固定反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且固定） 正偏電壓下pn結(jié)電容CJ（結(jié)電壓V大于零，固定或變化） 零偏電壓下pn結(jié)電容CJ0（結(jié)電壓V等于零） 變化反偏電壓下pn結(jié)電容CJ(V)（結(jié)電壓V小于零，且變化）2 計(jì)算舉例 求取結(jié)電容步驟 說明 舉例：簡(jiǎn)易TTL與非門中晶體管的各結(jié)電容計(jì)算 課程重點(diǎn)：集成電路中的無源寄生將影響集成電路的瞬態(tài)特性，而無源寄生元件主要是寄生結(jié)電容。了解集成電路中npn管飽和工作特性，知道其飽和程度的界定，并了解集成電路中晶體管與分離晶體管飽和時(shí)的不同。 基本要求：了解集成電路中寄生pnp管與電路中npn管有何關(guān)系，會(huì)分析為何npn管處于反向有源或飽和工作狀態(tài)時(shí)會(huì)使寄生pnp管正向有源放大導(dǎo)通，會(huì)對(duì)npn管電性能進(jìn)而對(duì)集成電路電性能帶來影響。則判定npn管的工作狀態(tài)是重要的。 課程難點(diǎn)：在雙極型集成電路應(yīng)用時(shí)，集成電路中npn管的工作狀態(tài)對(duì)有源寄生的影響很大。當(dāng)npn管處于反向有源工作狀態(tài)時(shí)，通過電路分析和EM方程分析可知：此時(shí)寄生pnp管正向有源放大，使得npn管中一部分“發(fā)射極”電流經(jīng)過寄生pnp管集電結(jié)流失，這是npn管處于反向有源工作狀態(tài)時(shí)寄生pnp管對(duì)npn管性能進(jìn)而對(duì)集成電路性能造成的影響。在上述兩種狀態(tài)下，寄生pnp管正向放大，為有源寄生。 集成電路中晶體管有源寄生效應(yīng) 1學(xué)時(shí) 內(nèi)容：1 npn管工作于反向有源區(qū) npn管及寄生pnp管的工作狀態(tài) 工作狀態(tài)分析 寄生pnp管對(duì)npn管電性影響的結(jié)論 采用工藝措施減