【正文】 前言 （1學(xué)時(shí)） 內(nèi)容：1 有關(guān)MOS集成電路 MOSIC定義 MOSIC的優(yōu)缺點(diǎn)2 MOSIC的類型 以完成電路功能分類 以MOS管的種類分類3 MOS邏輯IC的結(jié)構(gòu)特點(diǎn)和工作原理 MOS集成門的輸入級均采用增強(qiáng)型MOS管 MOS邏輯IC與雙極型邏輯IC工作原理不同4 有關(guān)靜態(tài)MOS倒相器 電阻負(fù)載MOS倒相器 MOS負(fù)載MOS倒相器 增強(qiáng)型MOS負(fù)載倒相器 (飽和型E/EMOS負(fù)載倒相器；非飽。熟悉增強(qiáng)型MOS管的基本性能，注意，只有在MOS管的柵極和源極之間施加了適當(dāng)?shù)钠秒妷汉?，才能形成?dǎo)電溝道；熟悉耗盡型MOS管的基本性能，注意，在MOS管的柵極和源極之間不施加偏置電壓時(shí)就有導(dǎo)電溝道出現(xiàn)，要想去除導(dǎo)電溝道反而要在MOS管的柵極和源極之間施加適當(dāng)偏置電壓（對n溝道耗盡型MOS管施加負(fù)偏置電壓，即V0；對p溝道耗盡型MOS管施加正偏置電壓，即V0）；了解四類MOS管的工作條件,即對n溝道MOS管施加正偏置電壓，即VVT0；對p溝道MOS管施加負(fù)偏置電壓，即V VT 0。 基本要求：掌握基本MOS結(jié)構(gòu)的形成原理，知道基本MOS結(jié)構(gòu)的工藝剖面結(jié)構(gòu)；了解理想MOS結(jié)構(gòu)的基本特性。8 MOS管的漏導(dǎo)gD MOS管的漏極電導(dǎo)。 6 p溝道耗盡型MOS管在不加?xùn)艍海旁措妷簽榱悖r(shí)，就有導(dǎo)電溝道產(chǎn)生的p溝道MOS管。 4 n溝道耗盡型MOS管在不加?xùn)艍海旁措妷簽榱悖r(shí)，就有導(dǎo)電溝道產(chǎn)生的n溝道MOS管。 2 p溝道MOS管由n型襯底和兩個(gè)高濃度p型擴(kuò)散區(qū)構(gòu)成的MOS管結(jié)構(gòu)，該管導(dǎo)通時(shí)在兩個(gè)高濃度p型擴(kuò)散區(qū)間形成p型導(dǎo)電溝道。因此，它的特性討論，描述電性能的參數(shù)及其定義均是一些新內(nèi)容。在基本公式中，有VI特性公式及其討論；K值的定義，表達(dá)式及其討論；跨導(dǎo)Gm的定義，表達(dá)式及其討論等等。介紹了耗盡型n溝道MOS管和耗盡型p溝道MOS管的結(jié)構(gòu)形成原理和工作原理，結(jié)構(gòu)形成原理同上；而它們的工作原理是：均不需在管子的柵極和源極之間施加偏置電壓，就能在柵極下方出現(xiàn)導(dǎo)電溝道。 第四章：TTL集成電路版圖設(shè)計(jì)作業(yè)補(bǔ)充題5題 第二篇 MOS邏輯集成電路 《26學(xué)時(shí)》 有關(guān)MOS管簡介 （2學(xué)時(shí)） 內(nèi)容：1 基本MOS結(jié)構(gòu) 理想MOS結(jié)構(gòu) 二氧化硅硅界面電荷的影響 2 MOS晶體管的基本結(jié)構(gòu) MOS晶體管的形成及其基本結(jié)構(gòu) MOS晶體管的基本類型 MOS晶體管的基本工作原理3 MOS晶體管的基本特性 MOS晶體管的四種類型 MOS晶體管的基本特性 4 MOS晶體管的VI特性公式 (以n溝道為例) IV特性公式 K值及其定義 有關(guān)MOS管的跨導(dǎo)Gm及其表達(dá)式 課程重點(diǎn)：介紹了基本MOS結(jié)構(gòu)和MOS晶體管的基本結(jié)構(gòu)。 課程難點(diǎn)：在集成電路版圖設(shè)計(jì)時(shí)，要參照版圖設(shè)計(jì)的一般規(guī)則進(jìn)行排版布圖，要求電性絕緣的元器件，必須放在不同的隔離島中；而為了提高集成度，電性能要求相同的元器件可放在同一個(gè)隔離島中。 167。知道特大阻值和特小阻值電阻器的制造可采用其它擴(kuò)散電阻器的圖形來實(shí)現(xiàn)，清楚其它擴(kuò)散電阻器實(shí)現(xiàn)特大阻值和特小阻值電阻器的原理。 基本要求：了解常規(guī)集成電路制造中所采用的電阻器多為基區(qū)擴(kuò)散電阻器，熟知基區(qū)擴(kuò)散電阻器的各種版圖圖形結(jié)構(gòu)，知道如何制造較大阻值和較小阻值的基區(qū)擴(kuò)散電阻器。而其它擴(kuò)散電阻和離子注入電阻開拓了電阻值的應(yīng)用范圍，其中擴(kuò)散電阻包括發(fā)射區(qū)擴(kuò)散電阻、基區(qū)溝道電阻、外延層電阻、外延層溝道電阻和隱埋層電阻等；離子注入電阻的特點(diǎn)時(shí)：阻值范圍大、精確度高。討論了基區(qū)擴(kuò)散電阻的各種圖形結(jié)構(gòu)及其阻值的計(jì)算，如對小阻值電阻可采用胖短圖形、如對一般阻值電阻可采用瘦長圖形、對大阻值電阻可采用折疊圖形；對一般圖形電阻阻值的計(jì)算符合一般電阻公式，折疊圖形電阻阻值的計(jì)算是各段相加，不過對端頭電阻和拐角電阻要進(jìn)行修正。 167。 基本要求：了解在集成電路制造中，集成二極管可采用的各種版圖結(jié)構(gòu)以及它們的應(yīng)用場合；了解肖特基勢壘二極管的制造要求，知道肖特基勢壘二極管在集成電路制造中大多用于晶體管的抗飽和，而肖特基勢壘二極管圖形面積，在晶體管版圖中所處的位置，以及肖特基勢壘二極管的電極結(jié)構(gòu)將影響它的抗飽和性能和晶體管的電性能。 課程難點(diǎn)：必須理解為何在六種集成二極管版圖結(jié)構(gòu)中，最常采用的是基極發(fā)射極短路二極管或單獨(dú)結(jié)構(gòu)的二極管，它們和其它結(jié)構(gòu)的二極管在電性能上有何不同。 集成二極管及肖特基勢壘二極管 1學(xué)時(shí) 內(nèi)容：1 集成二極管 集成二極管的構(gòu)成 集成二極管的常見結(jié)構(gòu) 2 肖特基勢壘二極管 肖特基勢壘二極管的設(shè)計(jì)考慮 肖特基勢壘二極管的設(shè)計(jì)要求 肖特基勢壘二極管的面積選擇 肖特基勢壘二極管的位置考慮 肖特基勢壘二極管的電極考慮 肖特基嵌位晶體管的常見結(jié)構(gòu) 課程重點(diǎn)：本節(jié)介紹了集成二極管可采用的幾種常見版圖結(jié)構(gòu)，即基極集電極短路二極管結(jié)構(gòu)、集電極發(fā)射極短路二極管結(jié)構(gòu)、基極發(fā)射極短路二極管結(jié)構(gòu)、集電極懸空二極管結(jié)構(gòu)、發(fā)射極懸空二極管結(jié)構(gòu)和單獨(dú)二極管結(jié)構(gòu)；以及介紹了不同結(jié)構(gòu)集成二極管各自的電性能特點(diǎn)。了解多發(fā)射極晶體管的版圖特點(diǎn)，以及為何選用“長脖子”基區(qū)和在基區(qū)中設(shè)置短路鋁條。熟悉各普通晶體管可能采用的各種版圖；能熟練的給出各種版圖及其與版圖對應(yīng)的各種工藝剖面圖。 2 基區(qū)短路鋁條晶體管工藝結(jié)構(gòu)的基區(qū)表面制備的鋁層，它有平衡基區(qū)電位的作用。另外，掌握集成電路制造中常用的各種晶體管版圖及其對應(yīng)的工藝剖面結(jié)構(gòu)也是十分重要的。 課程難點(diǎn)：集成電路版圖設(shè)計(jì)通常是由集成電路中晶體管版圖開始的，而該晶體管版圖通常是最小面積晶體管的版圖。 集成晶體管的版圖設(shè)計(jì) 1學(xué)時(shí) 內(nèi)容：1 最小面積晶體管版圖 版圖及版圖分析 最小面積晶體管版圖在集成電路版圖設(shè)計(jì)中的意義 2 集成電路制造中常用的晶體管版圖圖形 常用的晶體管版圖 與常用的晶體管各版圖對應(yīng)的工藝剖圖 各種典型晶體管的結(jié)構(gòu)和電性特點(diǎn) 有關(guān)多發(fā)射極晶體管 課程重點(diǎn)：本節(jié)介紹了集成電路制造中所采用的最小面積晶體管版圖設(shè)計(jì)及如何實(shí)際應(yīng)用；介紹了常用的各種晶體管版圖及其對應(yīng)的工藝剖圖，如單基極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)、雙基極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)、雙基極雙集電極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)以及雙發(fā)射極雙集電極晶體管版圖及其對應(yīng)的工藝剖圖結(jié)構(gòu)；并討論了各種結(jié)構(gòu)晶體管的電性特點(diǎn)。了解圖形最小間距基本尺寸是如何確定的，以及影響圖形最小間距確定的各種誤差因素、工藝因素和電性因素，知道如何確定圖形最小間距的數(shù)據(jù)和位置。 基本要求：了解在版圖設(shè)計(jì)時(shí)，版圖基本尺寸選取的依據(jù)是工藝可實(shí)現(xiàn)的圖形最小線寬和圖形最小間距；而實(shí)際版圖設(shè)計(jì)中所采用的所有圖形線寬均大于或等于工藝可實(shí)現(xiàn)的圖形最小線寬；所采用的所有圖形間距均大于或等于工藝可實(shí)現(xiàn)的圖形最小間距；清楚版圖基本尺寸是如何參照依據(jù)確定的。 5 掩摸容差所有掩摸版上的因素造成的容差。 3 掩摸圖形最小線寬版圖圖形中的最小圖形寬度。 基本概念； 1 版圖線寬版圖圖形的寬度。而掩模圖形最小線寬和掩模圖形最小間距的確定，受到各種工藝因素的影響，如擴(kuò)散工藝中的實(shí)際橫向擴(kuò)散；也會(huì)受到電性因素和誤差因素的影響。本節(jié)還給出了掩模圖形最小間距推導(dǎo)的步驟和推導(dǎo)實(shí)例。 版圖基本尺寸的確定 內(nèi)容：1 版圖基本尺寸選取原則 版圖基本尺寸選取依據(jù) 版圖基本尺寸選取原則 2 版圖基本尺寸的確定 掩模圖形最小線寬的確定 掩模圖形最小間距的確定 計(jì)算掩模圖形最小間距時(shí)考慮的因素 掩模圖形最小間距推導(dǎo) 課程重點(diǎn)：版圖設(shè)計(jì)時(shí)，如何確定掩模圖形最小線寬和掩模圖形最小間距是十分重要的。熟知版圖設(shè)計(jì)的一般程序；熟知芯片基本尺寸設(shè)計(jì)，各元器件尺寸和位置設(shè)計(jì)；熟知隔離島的劃分和排版布線的要求；熟知完成集成電路制造的各種手段。 基本要求：了解何謂集成電路的版圖設(shè)計(jì)，集成電路的版圖設(shè)計(jì)與分離器件版圖設(shè)計(jì)有何不同；了解版圖設(shè)計(jì)的依據(jù)。 課程難點(diǎn)：無 基本概念： 1 版圖設(shè)計(jì)集成電路制造中各次光刻板圖的總圖設(shè)計(jì)（套合版圖）。 集成電路版圖設(shè)計(jì)的一般程序 內(nèi)容：1 版圖設(shè)計(jì)及版圖設(shè)計(jì)依據(jù) 版圖設(shè)計(jì) 版圖設(shè)計(jì)依據(jù)2 版圖設(shè)計(jì)的一般程序 確定版圖設(shè)計(jì)的基本尺寸和設(shè)計(jì)規(guī)則， 確定元器件尺寸 劃分隔離島 排版布線課程重點(diǎn)：版圖設(shè)計(jì)的一般程序 和設(shè)計(jì)過程中的每一個(gè)步驟的具體要求，每一個(gè)步驟具體可實(shí)施的措施。了解單管邏輯門的應(yīng)用優(yōu)點(diǎn)和可能出現(xiàn)的問題，知道因連接不當(dāng)而出現(xiàn)的各種邏輯錯(cuò)誤，以及采用隔離門可去除邏輯錯(cuò)誤的方法。 基本要求：知道為簡化中大規(guī)模集成電路，可在集成電路設(shè)計(jì)中有條件的使用單管門完成各種復(fù)雜的邏輯功能。因此，掌握單管禁止門和串級與非門這兩種單管門的電路結(jié)構(gòu)，各自的邏輯功能是必要的；掌握單管禁止門和串級與非門在集成電路中組合使用也是必要的。 課程難點(diǎn)：單管門在集成電路中可單獨(dú)使用，也可組合使用。本節(jié)還介紹了串級與非門的電路結(jié)構(gòu)和工藝結(jié)構(gòu)，以及串級與非門的邏輯功能，串級與非門的電路結(jié)構(gòu)由一只二發(fā)射極晶體管和一只電阻構(gòu)成，同樣晶體管的基極和兩個(gè)發(fā)射極作為輸入，集電極作為輸出，電阻作為內(nèi)部集電極負(fù)載；它的邏輯功能是完成串級與非的功能。 單管邏輯門 內(nèi)容：1 單管禁止門及應(yīng)用 單管禁止門電路結(jié)構(gòu)及邏輯分析 單管禁止門在集成電路中的應(yīng)用 兩單管禁止門連接構(gòu)成簡化異或非門 兩單管禁止門和一非門構(gòu)成異或門 兩單管禁止門的射極連接完成三個(gè)與非門功能 2 串級與非門及應(yīng)用 串級與非門電路結(jié)構(gòu)及邏輯分析 串級與非門在集成電路中的應(yīng)用 3 單管邏輯門的特點(diǎn) 單管邏輯門的優(yōu)點(diǎn) 單管邏輯門的缺點(diǎn)及改進(jìn) 課程重點(diǎn): 為簡化中大規(guī)模集成電路，可在集成電路中采用單管門完成各種復(fù)雜的邏輯功能。能進(jìn)行正確的功能分析和邏輯分析。清楚簡化邏輯門一般用于內(nèi)部門，在滿足電路性能要求時(shí)，簡化邏輯門也可用于輸入門和輸出門，即滿足抗干擾能力要求時(shí)，可用于輸入門；滿足帶負(fù)載能力要求時(shí)，可用于輸出門，因此一定要清楚了解其應(yīng)用條件。 基本要求：知道構(gòu)成中大規(guī)模集成電路的輸入門，輸出門和內(nèi)部門三大部分各自的基本要求，其中，內(nèi)部門的構(gòu)成門電路數(shù)量遠(yuǎn)遠(yuǎn)超過輸入門和輸出門的構(gòu)成門電路數(shù)量之和。 3 內(nèi)部門輸入門和輸出門之間的連接的電路門。 基本概念： 1 輸入門與輸入端直接連接的電路門。簡化邏輯門應(yīng)用于輸入門時(shí)，對應(yīng)于電路抗干擾能力的分析；簡化邏輯門應(yīng)用于輸出門時(shí)，對應(yīng)于電路帶負(fù)載能力的分析。本節(jié)介紹了簡化與非門，其中有二管單元簡化與非門、三管單元簡化與非門、抗飽和簡化與非門和強(qiáng)驅(qū)動(dòng)內(nèi)部與非門；本節(jié)還介紹了其它簡化門電路，即簡化與門和簡化與或非門等。簡化邏輯門一般用于輸入門和輸出門之間的內(nèi)部門中，因?yàn)閮?nèi)部門是輸入門和輸出門之間的連接門，它不直接感受外部信號的干擾，外部信號的干擾由輸入門承受，因此抗干擾能力要求不高；它不直接驅(qū)動(dòng)外部負(fù)載，驅(qū)動(dòng)外部負(fù)載由輸出門擔(dān)當(dāng)，因此帶負(fù)載能力要求不強(qiáng)。 第二章： TTL集成電路作業(yè) 補(bǔ)充思考題7題+書上習(xí)題5題 第三章：