freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

使用pld應對產(chǎn)品上市時間和設計靈活性的限制-文庫吧資料

2025-01-22 10:47本頁面
  

【正文】 中密度PLD設計的低功耗解決方案 高密度設計需要基于查閱表(LUT)的PLD,例如FPGA或者交叉式PLD器件。下列準則有助設計者選擇合適的CPLD: 1. 靜態(tài)和動態(tài)功耗的預算是多少? 2. 為了向橋接和接口應用提供總線寬度,所需I/O和邏輯的比值是多少? 3. 該應用的最佳密度和封裝是什么? 4. 輸出所需的電壓容差是多少? 5. 所需的時序裕度是多少? 6. 所選的器件是否現(xiàn)場可編程的,以及開發(fā)工具是否容易使用? 7. 有哪些安全性的要求? 不同CPLD供應商有不同的規(guī)范和要求,因此選擇合適的器件取決于哪些參數(shù)對設計是關鍵的。 對于功耗敏感型應用,Lattice半導體公司的ispMACH4000Z(Z表示零功耗)CPLD能提供相當好的低功耗解決方案。在系統(tǒng)中進行設計優(yōu)化可以進一步降低功耗。大多數(shù)應用中,瞬態(tài)大電流只是短暫的(例如用手機交談時)。 使用CPLD和FPGA進行設計
點擊復制文檔內(nèi)容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1