基于fpga的四路搶答器-文庫吧資料
2025-01-22 10:44本頁面
【正文】 CESS(R,EN,ST,CLK) BEGIN IF ST=39。 BJ:OUT std_logic)。 cg,cs:IN std_logic_vector(3 DOWNTO 0)。USE 。USE 。仿真圖由圖中可看出在復(fù)位信號R從高電平降到低電平后，搶答器開始正常工作，A最先搶答，這時開始報警，數(shù)碼管輸出顯示1，說明A最先搶答。 END PROCESS。 BJ=A OR B OR C OR D。 ELSE NULL。 THEN Y=0110011。 ELSIF D=39。139。 THEN Y=1101101。 ELSIF B=39。139。139。 ELSIF CLK39。 BJ=39。139。 END QDMK。 BJ:OUT std_logic。 R:IN std_logic。 USE 。 USE 。此模塊包含CLK控制信號，復(fù)位控制信號R，輸出信 號SEL。 位循環(huán)模塊： 實現(xiàn)搶答過程中對數(shù)碼管掃描顯示位的控制。在本 次課設(shè)中主要用于對時間的個位、十位的數(shù)值進行相應(yīng)的譯碼，使其在數(shù)碼 管上能顯示出正常數(shù)字。此模塊包含輸入顯示位控制信號SEL；數(shù)據(jù)輸入信號H，G，S；數(shù)據(jù)輸出信號Z 。此模塊包含時鐘信號CLK；系統(tǒng)復(fù)位信號R；修改時間使能信號EN；無人搶答警報信號BJ；有人搶答停止計時信號ST；時間設(shè)置輸入十位和個位信號cg，cs；計時十位和個位輸出信號SW，GW。 搶答器計時模塊：在這個模塊中主要實現(xiàn)搶答過程中的計時功能。在搶答開始后，當任意一路搶答器按下后，信號輸入并進行鎖存，這時其它搶答按鍵再按下也不起作用。 將5個模塊都編寫完成之后，讓這5個模塊生成對應(yīng)的器件，然后連接出完整 的電路進行編譯及仿真，在沒有錯誤后在實驗箱上進行功能驗證。二、方案設(shè)計與論證將該任務(wù)分成五個模塊進行設(shè)計，分別為：搶答器搶答模塊、搶答器計時模塊、位循環(huán)模塊、譯碼模塊和選擇模塊。在整個搶答器中主持人在搶答前設(shè)置好搶答時間,在復(fù)位開始按鍵按下后,搶答器開始倒計時,若在計時時間內(nèi)無人搶答,則搶答器報警提示,若在計時過程中有人搶答,則數(shù)碼管顯示第一個搶答的人的編號,同時停止計時。課程設(shè)計成果1．與設(shè)計內(nèi)容對應(yīng)的軟件程序，時序仿真圖，對應(yīng)生成的邏輯器件。進度安排：14周周一到周五上機編寫程序。工作內(nèi)容及時間進度安排工作內(nèi)容：各模塊編程及編譯、波形仿真、整體電路的連接及仿真。4. 參賽選手在設(shè)定的時間內(nèi)進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，并保持到主持人將系統(tǒng)清除為止。3. 搶答器具有定時搶答功能，且一次搶答的時間由主持人設(shè)定（如30秒）。即選手按動按鈕，鎖存相應(yīng)的編號，并在LED數(shù)碼管上顯示，同時揚聲器發(fā)出報警聲響提示。技術(shù)要點：搶答器同時供4名選手或4個代表隊比賽，分別用4個按鈕設(shè)計一個4路智力競賽搶答器，具體設(shè)計要求如下：，該開關(guān)由主持人控制。利用QuartusⅡ工具軟件完成率編譯仿真驗證。此次設(shè)計它以VHDL硬件描述為平臺，結(jié)合動手實踐完成。北 華 航 天 工 業(yè) 學(xué) 院《EDA技術(shù)綜合設(shè)計》課程設(shè)計報告報告題目： 競賽搶答器 作者所在系部： 電子工程系
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1