基于fpga的四路搶答器-wenkub
2023-01-31 10:44:23 本頁面
【正文】 關(guān)鍵詞EDA、可編程邏輯器件、計數(shù)器、顯示器 目 錄一 概 述……………………………………………………………………………1二 方案設(shè)計與論證……………………………………………………………………1三單元電路程序設(shè)計及其功能驗證 …………………………………………………2（一） 搶答鎖存模塊的設(shè)計 ……………………………………………………2（二） 計時模塊的設(shè)計……………………………………………………………4 （三） 數(shù)據(jù)選擇模塊的設(shè)計………………………………………………………5（四） 譯碼模塊的設(shè)計 …………………………………………………………6（五） 位循環(huán)模塊的設(shè)計…………………………………………………………8四 完整電路設(shè)計與分析………………………………………………………………9（一）主電路圖 ……………………………………………………………………9（二）時序仿真圖 …………………………………………………………………9（三）芯片引腳分布圖……………………………………………………………10五 性能測試與分析 …………………………………………………………………10六 實驗設(shè)備 …………………………………………………………………………10七 心得體會 …………………………………………………………………………10八 參考文獻 …………………………………………………………………………11 課程設(shè)計任務(wù)書課題名稱競賽槍答器設(shè)計完成時間2012.指導(dǎo)教師胡輝職稱副教授學(xué)生姓名郭思華班 級B10212總體設(shè)計要求和技術(shù)要點總體設(shè)計要求： 通過本課程的學(xué)習(xí)使學(xué)生掌握可編程器件、EDA開發(fā)系統(tǒng)軟件、硬件描述語言和電子線路設(shè)計與技能訓(xùn)練等各方面知識；提高工程實踐能力；學(xué)會應(yīng)用EDA技術(shù)解決一些簡單的電子設(shè)計問題。本文介紹了以FPGA為基礎(chǔ)的四路搶答器的設(shè)計，此次設(shè)計是一個有4組搶答輸入，并具有搶答計時控制，到時報警以及時間顯示等功能的通用型搶答器。此次設(shè)計它以VHDL硬件描述為平臺，結(jié)合動手實踐完成。技術(shù)要點：搶答器同時供4名選手或4個代表隊比賽，分別用4個按鈕設(shè)計一個4路智力競賽搶答器，具體設(shè)計要求如下：，該開關(guān)由主持人控制。3. 搶答器具有定時搶答功能，且一次搶答的時間由主持人設(shè)定（如30秒）。工作內(nèi)容及時間進度安排工作內(nèi)容：各模塊編程及編譯、波形仿真、整體電路的連接及仿真。課程設(shè)計成果1．與設(shè)計內(nèi)容對應(yīng)的軟件程序，時序仿真圖，對應(yīng)生成的邏輯器件。二、方案設(shè)計與論證將該任務(wù)分成五個模塊進行設(shè)計，分別為：搶答器搶答模塊、搶答器計時模塊、位循環(huán)模塊、譯碼模塊和選擇模塊。在搶答開始后，當(dāng)任意一路搶答器按下后，信號輸入并進行鎖存，這時其它搶答按鍵再按下也不起作用。此模塊包含時鐘信號CLK；系統(tǒng)復(fù)位信號R；修改時間使能信號EN；無人搶答警報信號BJ；有人搶答停止計時信號ST；時間設(shè)置輸入十位和個位信號cg，cs；計時十位和個位輸出信號SW，GW。在本 次課設(shè)中主要用于對時間的個位、十位的數(shù)值進行相應(yīng)的譯碼，使其在數(shù)碼 管上能顯示出正常數(shù)字。此模塊包含CLK控制信號，復(fù)位控制信號R，輸出信 號SEL。 USE 。 BJ:OUT std_logic。139。 ELSIF CLK39。139。 THEN Y=1101101。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1