基于fpga的四路搶答器(已修改)
2025-01-28 10:44 本頁面
【正文】 北 華 航 天 工 業(yè) 學 院《EDA技術(shù)綜合設(shè)計》課程設(shè)計報告報告題目： 競賽搶答器 作者所在系部： 電子工程系 作者所在專業(yè)： 電子信息工程 作者所在班級： B10212 作 者 姓 名 ： 郭思華 指導教師姓名： 胡輝 完 成 時 間 ： 20121216 內(nèi) 容 摘 要EDA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門新技術(shù)，他是先進的計算機工作平臺上開發(fā)出來的一套電子系統(tǒng)設(shè)計的軟硬件工具，并設(shè)計先進的電子系統(tǒng)設(shè)計方法。本文介紹了以FPGA為基礎(chǔ)的四路搶答器的設(shè)計，此次設(shè)計是一個有4組搶答輸入，并具有搶答計時控制，到時報警以及時間顯示等功能的通用型搶答器。此次設(shè)計它以VHDL硬件描述為平臺，結(jié)合動手實踐完成。該搶答器分為五個模塊：搶答模塊、計時模塊、選擇模塊，位循環(huán)模塊和譯碼模塊。利用QuartusⅡ工具軟件完成率編譯仿真驗證。關(guān)鍵詞EDA、可編程邏輯器件、計數(shù)器、顯示器 目 錄一 概 述……………………………………………………………………………1二 方案設(shè)計與論證……………………………………………………………………1三單元電路程序設(shè)計及其功能驗證 …………………………………………………2（一） 搶答鎖存模塊的設(shè)計 ……………………………………………………2（二） 計時模塊的設(shè)計……………………………………………………………4 （三） 數(shù)據(jù)選擇模塊的設(shè)計………………………………………………………5（四） 譯碼模塊的設(shè)計 …………………………………………………………6（五） 位循環(huán)模塊的設(shè)計…………………………………………………………8四 完整電路設(shè)計與分析………………………………………………………………9（一）主電路圖 ……………………………………………………………………9（二）時序仿真圖 …………………………………………………………………9（三）芯片引腳分布圖……………………………………………………………10五 性能測試與分析 …………………………………………………………………10六 實驗設(shè)備 …………………………………………………………………………10七 心得體會 …………………………………………………………………………10八 參考文獻 …………………………………………………………………………11 課程設(shè)計任務書課題名稱競賽槍答器設(shè)計完成時間2012.指導教師胡輝職稱副教授學生姓名郭思華班 級B10212總體設(shè)計要求和技術(shù)要點總體設(shè)計要求： 通過本課程的學習使學生掌握可編程器件、EDA開發(fā)系統(tǒng)軟件、硬件描述語言和電子線路設(shè)計與技能訓練等各方面知識；提高工程實踐能力；學會應用EDA技術(shù)解決一些簡單的電子設(shè)計問題。技術(shù)要點：搶答器同時供4名選手或4個代表隊比賽，分別用4個按鈕設(shè)計一個4路智力競賽搶答器，具體設(shè)計要求如下：，該開關(guān)由主持人控制。2．搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，并在LED數(shù)碼管上顯示，同時揚聲器發(fā)出報警聲響提示。選手搶答實行優(yōu)先
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1