【正文】 簡介 10 雙線性變換法的映射關(guān)系可表示為： tan 2c ??? ? （式 ） 式 c的選擇可以使模擬濾波器的頻響特性和數(shù)字濾波器的頻響特性在不同的頻率范圍有某種對應(yīng)的關(guān)系，起到調(diào)節(jié)兩者頻帶間關(guān)系的作用。 沖激響應(yīng)不變法的映射關(guān)系可表示為： T??? （式 ） 設(shè)模擬系統(tǒng)函數(shù) ()aHs的全部極點(diǎn) sk是單階的 ，且分母的階數(shù)高于分子的階數(shù)， 則系統(tǒng)函數(shù)可表達(dá)為部分分式形勢： 1()N ka k kAHs ss?? ?? （式 ） 沖激響應(yīng)不變法得到的數(shù)字濾波器系統(tǒng)函數(shù)可 表示為： 11() 1 kN ksTk TAHz ez??? ?? （式 ） 用沖激響應(yīng)不變法設(shè)計(jì)數(shù)字濾波器會(huì)產(chǎn)生頻譜混疊現(xiàn)象，使數(shù)字濾波器的頻率響應(yīng)偏離模擬濾波器的頻率響應(yīng) 。 為了使得數(shù)字濾波器與模擬濾波器頻率特性之間有某種相似性，并且是一種因果穩(wěn)定的映射， 這種由 S平面到 Z平面的映射，應(yīng)當(dāng)滿足以下兩條：第一， S平面的虛軸 jΩ必須映射為 Z平面的單位圓；第二， S平面的左半平面必須映射為 Z平面的單位圓內(nèi) [2]。因此，用橢圓濾波器來實(shí)現(xiàn)相同性能的 濾波器時(shí)，所需的階數(shù)更低， 性能更好 。切比雪夫?yàn)V波器和橢圓濾波器的幅頻特性都具有這種等波紋特性。因此當(dāng)通帶邊界處滿足指標(biāo)要求式，阻帶內(nèi)肯定會(huì)有裕量。濾波器階數(shù)增加意味著濾波器復(fù)雜度的增加。 巴特沃斯低通濾波器的幅頻特性隨頻率的增加而單調(diào)下降。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） 3 IIR 數(shù)字濾波器簡介 9 為了利用模擬濾波器設(shè)計(jì) IIR 數(shù)字濾波器，必須先設(shè)計(jì)一個(gè)滿足技術(shù)指標(biāo)的模擬濾波器 原型 。 但 IIR濾波器有一個(gè)明顯的缺點(diǎn)，就是相位特性不好控制，如果需要線性相位特性，必須用全通網(wǎng)絡(luò)進(jìn)行復(fù)雜的相位校正 [1]。級聯(lián)型和并聯(lián)型結(jié)構(gòu)能單獨(dú)調(diào)整零極點(diǎn)位置，但并聯(lián)型對于零點(diǎn)的調(diào)整不如級聯(lián)型方便。比較圖 ，直接 II型相比 直接 I型 結(jié)構(gòu) 來說，所用延時(shí)單元更少 ，用硬件實(shí)現(xiàn)時(shí)可以節(jié)省移位寄存器，比 直接 I型 經(jīng)濟(jì)；若用軟件實(shí)現(xiàn)則可以節(jié)省存儲(chǔ)單元。對于一個(gè) 線性非移變系統(tǒng)，若交換級聯(lián)子系統(tǒng)的次序，總系統(tǒng)函數(shù)不變，即 總的輸入 與 輸出 之間的 關(guān)系不變。圖 圖 I型和直接 II型結(jié)構(gòu)。其中直接型 又 可分為直接 I型和直接 II型。 IIR 數(shù)字濾波器的基本結(jié)構(gòu) IIR濾波器結(jié)構(gòu)上存在輸出到輸入的反饋，是遞歸型的，與 FIR濾波器非遞歸型的結(jié)構(gòu)不同。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） 3 IIR 數(shù)字濾波器簡介 7 3 IIR數(shù)字濾波器簡介 IIR 數(shù)字濾波器的原理 IIR數(shù)字濾波器，顧名思義，其單位沖激 響應(yīng) ()hn 是無限長的，故可推測其系統(tǒng)函數(shù) H(z) 是 z1有理分 式，可表示為： 01()()()1m kkkn kkkbz YzHz Xzaz????????? （式 ） 式 ： 10( ) ( ) ( )nmkkkky n a y n k b x n k??? ? ? ??? （式 ） 式 ak不為零 ,若全為零則是 FIR濾波器。但是這兩項(xiàng)要求不可能同時(shí)得到最佳滿足，常用的窗函數(shù)是在這兩者之間取得適當(dāng)?shù)恼壑?，往往需要增加主瓣寬度以換取副瓣的抑制， 表 很好的體現(xiàn)這 一點(diǎn)，主瓣寬度與旁瓣峰值的大小成正比 。 ② 最大的副瓣相對于主瓣盡可能地小，即能量集中在主瓣中。 具體參數(shù)指標(biāo)可參看表 。 窗函數(shù) 設(shè)計(jì)法的出發(fā)點(diǎn)是從時(shí)域出發(fā)，用窗函數(shù)截取具有理想頻率特性的濾波器的單位沖激響應(yīng) ()dhn來得到 ()hn ，以有限長 ()hn 近似理想的 ()dhn，從而使頻率響應(yīng) ()jwHe 逼近理想的頻率響應(yīng) ()jwdHe 。 其有兩種常用的設(shè)計(jì)方法：窗函數(shù)法和頻率采樣法。故本 FIR 濾波器設(shè)計(jì)屬于低通濾波器設(shè)計(jì)。 圖 是當(dāng) N 為偶數(shù)的偶對稱線性相位 FIR 數(shù)字濾波器的結(jié)構(gòu) ，本 FIR 濾波器設(shè)計(jì)也屬于種類型。 線性相位 FIR 數(shù)字濾波器的結(jié)構(gòu) 大多數(shù) FIR 濾波器的應(yīng)用，都需要它能滿足線性相位。每一個(gè) h(n)的變化都將導(dǎo)致系統(tǒng)零點(diǎn)的變化，從而改變系統(tǒng)特性，對零點(diǎn)控制就不方便。由圖 可知， y(n)是由輸入 x(n)延時(shí)鏈加權(quán)求和構(gòu)成，加權(quán)系數(shù)是由單位沖激響應(yīng) h(n)決定的。直接型結(jié)構(gòu) 如圖 。 FIR 數(shù)字濾波器的基本結(jié)構(gòu) FIR濾波器有直 接型、級聯(lián)型、 頻率抽樣型 和快速卷積型等 基本結(jié)構(gòu)。因此，信號(hào)通過濾波器后，除了由相頻特性的斜率決定的延遲外，可以不失真地保留通帶以內(nèi)的全部信號(hào)。相比， IIR濾波器很難產(chǎn)生線性相位。式 FIR濾波器系統(tǒng)函數(shù)在 z平面上有 N1個(gè)零點(diǎn)，在 z=0處有 N1階極點(diǎn) ，這與 IIR濾波器零極點(diǎn)分布有很大的不同。 故可知其系統(tǒng)函數(shù)只是 z1有理多式，即分母系數(shù) ak都為零。 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） 2 FIR 數(shù)字濾波器簡介 4 2 FIR 數(shù)字濾波器簡介 FIR 數(shù)字濾波器的原理 一個(gè)數(shù)字濾波器可以用系統(tǒng)函數(shù)、單位脈沖響應(yīng)和差分方程進(jìn)行描述。為了確定這三個(gè)關(guān)鍵模塊是否配置成功，還 必須下載到硬件中進(jìn)行測試。對于濾波器算法的硬件功能效果，必然還要用到 AD 電路（模擬到 數(shù)字轉(zhuǎn)換）模塊和 DA 電路（數(shù)字到模擬）模塊。 按照上述分析，利用 MATLAB 進(jìn)行濾波器理論設(shè)計(jì)，從中獲得濾波器系數(shù)。模擬濾波器的原型也有很多種類，有巴特沃斯、切比雪夫、橢圓等。本設(shè)計(jì)采用布拉克曼窗，其中原因會(huì)在下文加以闡述。本 FIR 濾波器設(shè)計(jì)采用窗函數(shù)法 。 數(shù)字濾波器分為兩種，即有限長沖激響應(yīng) FIR 濾波器和無限長沖激響應(yīng) IIR 濾波器。由此對于數(shù)字濾波器的研究顯得更為重要和富有前景。各大高校和研究所 在這方面 與 ALTERA、 XILINX等 FPGA重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） 1 緒論 3 公司都有密切聯(lián)系和合作。陣列中的模塊互連也存在一定的延遲。相比于 DSP， FPGA 的缺陷在于 FPGA 架構(gòu)帶來的密集度和布線限制性。除了低成本 實(shí)現(xiàn)高性能系統(tǒng)，由于集成電路制造時(shí)間短 ， FPGA 的設(shè)計(jì)測試周期也相當(dāng)短。 FPGA 非常適合定點(diǎn)數(shù)字信號(hào)處理算法。許多 FPGA 系列都是基于存儲(chǔ)技術(shù)，這方面的發(fā)展也必然帶來 FPGA 的發(fā)展。 但 這些困難都可以通過周密設(shè)計(jì)來克服。特別是， FPGA 的密集度只能達(dá)到單個(gè) 模塊一定 復(fù)雜度 的 水平。許多常用 的 FPGA 是 在系統(tǒng)可編程的， 通過簡單的重新編程 ，可以修改器件功能 。 FPGA 是可編程邏輯器件，與傳統(tǒng)的定制門陣列有明顯類似。這些算法 也 不能通過 傳統(tǒng)的方法進(jìn)行評估，從而限制 了 創(chuàng)新 [8]。只有大批量應(yīng)用或者極為關(guān)鍵的少批量應(yīng)用 才能平衡定制方案的開發(fā)費(fèi)用。雖然這些問題在周詳考慮下可以克服，但 性能上的代價(jià)，實(shí)現(xiàn)的復(fù)雜度以及額外的設(shè)計(jì)時(shí)間使 問題的解決不是那么靈活 [7]。定制 VLSI 技術(shù)還存在 另一個(gè)問題是缺乏適應(yīng)性。 最明顯的問題是 這種定制技術(shù) 缺乏靈活性 [6]。這些努力成果促進(jìn)了 特定應(yīng)用領(lǐng)域的 高 性能 濾波器 設(shè)計(jì) 的發(fā)展。這些器件 是非常靈活的，但性能 上有缺陷 [5]。這些濾波器的架構(gòu)已很大程度上取決于 目標(biāo)應(yīng)用程序 的特定實(shí)現(xiàn)。 這些改進(jìn)和提高使 FPGA廣泛應(yīng)用 在 控制 、數(shù)字信號(hào)處理、 嵌入式等領(lǐng)域有很大的應(yīng)用空間。 FPGA（ FieldProgrammable Gate Array），即 現(xiàn)場可編程門陣列 ， 與早期的 PROM、PLA、 PAL、 GAL、 EPLD等可 編程器 件 相比，在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面都有很大的改進(jìn)和提高 [4]。 模擬濾波器的 物理構(gòu)成導(dǎo)致存在電壓漂移、溫度漂移和噪聲等問題。 數(shù)字濾波器一般 由數(shù)字乘法器、加法器和延時(shí)單元組成的一種算法或裝置 。數(shù)字濾波器 是對數(shù)字信號(hào)實(shí)現(xiàn)濾波的離散時(shí)間系統(tǒng)，它將輸入的數(shù)字序列通過特定運(yùn)算轉(zhuǎn)變?yōu)樗璧臄?shù)字序列 [2]。并且，數(shù)字信號(hào)處理在數(shù)字匯聚、遠(yuǎn)程會(huì)議系統(tǒng)、融合網(wǎng)絡(luò)、 數(shù)字圖書館、多媒體通信、個(gè)人信息終端等新興領(lǐng)域有很大的應(yīng)用前景。相比于模擬信號(hào)處理，數(shù)字信號(hào)處理具有 精度高、靈活性 高、 可靠性強(qiáng)、容易大規(guī)模集成、時(shí)分復(fù)用、可獲得高性能指標(biāo)、二維和 多維處理等優(yōu)點(diǎn) [1]。但是模擬信號(hào)處理 難以做到高精度，受環(huán)境影響較大，可靠性差，且不靈活等。s role has not been to ignore. This thesis acplishes a FPGAbased FIR and IIR digital filter design and implementation. This thesis first theoretically analyses the method of digital filter design ,with MATLAB tool verifying which window function is suitable for the FIR digital filter design, which analog filter prototype maps IIR digital filter . And according to the technical specifications of the analog filter the paper determines the specifications of the digital filter. Next in the MATLAB environment in accordance with the technical specifications of the digital filter the paper designs digital filters. And the paper gets the filter coefficients, programming to quantify the coefficients. And the paper has parative analysis of before and after quantitative differences the system response, thereby obtaining a suitable quantization levels. Then in the ISE software platform according to the obtained quantized coefficients with MATLAB tools, the paper uses VHDL language to program FIR and IIR filter algorithm module. While the AMP circuit (programmable preamplifier) module, AD circuit (analog to digital converter) circuit module and DA (digital to analog converter) module are programmed to be configured. And each module has rigorous software simulation, where AMP, AD and DA circuit module must have hardware verification. Finally the paper integrates all the software and hardware verification correct modules, downloading to the FPGA hardware for the functional verification. The Verified result meets the design requirements. Key words： FIR filter, IIR filter, MATLAB, FPGA, VHDL 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì) （論文） 1 緒論