模擬集成電路設(shè)計訓練報告-文庫吧資料
2024-09-03 12:07本頁面
【正文】 19 (五 ) T 觸發(fā)器電路 T 觸發(fā)器內(nèi)部組成反相器原理圖（左上含仿真結(jié)果，右上含元件參數(shù)） 元件 (w/l)寬長比 /阻值 區(qū) 備注 M29 20u/1u 此處各個 CMOS管的區(qū)隨著電路狀態(tài)改變而改變，此處不寫具體的區(qū) M31 20u/1u M21 10u/1u M20 10u/1u M34 20u/1u M24 10u/1u 模擬集成電路設(shè)計實驗 20 T 觸發(fā)器內(nèi)部組成原理圖 T 觸發(fā)器測試輸出功能的仿真結(jié)果 模擬集成電路設(shè)計實驗 21 T 觸發(fā)器電路的輸入輸出仿真結(jié)果 1 T 觸發(fā)器電路的輸入輸出仿真結(jié)果 2 模擬集成電路設(shè)計實驗 22 (六 ) 總電路 整個電路分為五個部分，分別是啟動電路、偏置電路、振蕩電路、遲滯電路 以及 T 觸發(fā)器電路。 邊沿 D 觸發(fā)器具有接收并記憶信號的功能，又稱為鎖存器 ，它的觸發(fā)方式屬于脈沖觸發(fā)方式， 不存在約束條件和一次變化現(xiàn)象，抗干擾性能好，工作速度快 。 若 V1V2，則 V0 高電平；若 V1V2，則 V0 低電平； 差模增益為： ??vd = gm4 輸出電壓特性圖 上圖中 V’在實際電路中范圍較小，比較難調(diào)，所以將 M1 和 M2 的柵極相連，使得兩邊的 Vgs 相等，穩(wěn)定輸出電壓的直流工作點。當 V1 電位高于 V2 至少 以上 ,我們就可以認為 V1的電位高于 V2, 同相輸入端處于高電位時，輸出端也為高電位。 差分放大電路采用 雙端輸入，單端輸出 ， V1 是同相輸入端， V2 是反相輸入端，判斷同相好反相的方法是輸入電壓與輸出電壓的數(shù)值關(guān)系來判定同相和反相端。 R2??1) (四 ) 遲滯比較器電路 遲滯比較器電路圖 電壓比較器中的運放一般處于開環(huán)狀態(tài)或接入正反饋 , 運放工作在非線性狀態(tài)。 C C 處充電電壓波形圖 Vil t Vih O Vi t Voh O Vo Vol 模擬集成電路設(shè)計實驗 10 輸出電壓波形圖 經(jīng)過計算可得，振蕩周期為 ?? = 2 e?t?? i = Voh??3 d(Vc)??(??) +Vc 解出這個一階線性非齊次方程，我得出了 Vc = Vi = Voh(1? e?t??)，其中 ?? = R3 d(Vc)??(??)代入上式，可得 ????? = R3 根據(jù) KVL（基爾霍夫電壓定律），我們可以得出 ????? = ????3+ Vc 將 ????3 = R3 R2R1 + R2 電路工作過程中，假設(shè) t=0 時， Vo=Voh，且 C 上面的起始電壓為零，此時，Voh 通過 R 向 C 充電， C 上的電壓按照指數(shù)規(guī)律上升，直到 Vc 的值等于輸入電壓高電平 Vih 時停止，注意，此處的電容 C 上的電壓等效為這個運算放大器的輸入電壓。 R1R1 +R2 + ?????? R5R4 + R5 R5R4 +R5 代入上述式子，得表達式 Vih = Voh R1R1 +R2 + ????1 R 和 C 都是定時元件，輸出的兩個門限電壓的計算如下。 0 ω/ω0 φ(ω) 模擬集成電路設(shè)計實驗 8 通常需要 3 節(jié)以上的 RC 網(wǎng)絡(luò)才能構(gòu)成反饋振蕩器，因為電路必須提供 180 度相移，此處我僅采用了一節(jié) RC 相移網(wǎng)絡(luò)電路，因為在滯回比較電路部分提供了足夠的相移和增益，滿足了振幅起振條件。 π RC 振蕩電路的增益為 A(jω ) ??(??) = R1 + jω??0 幅頻特性示意圖如下： 當 ω =ω 0時，增益， RC的移相網(wǎng)絡(luò)均為衰減網(wǎng)絡(luò)， V0 + V+ R3 C ω/ω0 A(ω) 1 1 0 1 45176。 首先分析 RC 滯后移相電路部分，此部分可以簡化為 以下電路示意圖 RC 振蕩電路
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1