北郵模擬集成電路設(shè)計(jì)期末實(shí)驗(yàn)報(bào)告-文庫吧資料
2025-02-12 06:07本頁面
【正文】 集成電路報(bào)告 14 實(shí)驗(yàn)五 ： 兩級(jí)運(yùn)算放大器設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康? 熟悉軟件的使用，了解 synopsys軟件的設(shè)計(jì)過程。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓矛盾。電路的第二級(jí)采用共源共柵結(jié)構(gòu)，共源極共柵極結(jié)構(gòu)能夠提過更大的輸出電阻，從而極大的提高增益，但是共源共柵中堆疊的 MOS管不可避免的減少了輸入電壓的范圍。 ，有何影響？ 答：可以提高輸出阻抗。 由仿真過程可知，（ W/L）越大，帶寬越小， R0越大，功耗越高。 三、實(shí)驗(yàn)內(nèi)容 ，電壓放大倍數(shù)大于 40dB； 、調(diào)試； ，并對(duì)測(cè)量結(jié)果進(jìn)行驗(yàn)算和誤差分析，并計(jì)算放大電路的GBW。 二、實(shí)驗(yàn)要求 ，第二級(jí)使用單管共源放大器。過小會(huì)使得場(chǎng)效應(yīng)管不能進(jìn)入到飽和區(qū)，過大會(huì)使得 此放大器的輸出擺幅過小，我們的電路設(shè)計(jì)中選擇電源電壓為 3V，可以滿足實(shí)驗(yàn)要求。 該放大器的小信號(hào)特性參數(shù)等效跨導(dǎo) 從圖 2可以看出，在平衡條件下， M2和 M5的輸出電阻分別為： 于是該放大器的電壓增益為： 四，實(shí)驗(yàn)結(jié)果 （表中數(shù)據(jù)單位： dB） W/L（ N） W/L（ P） 40 50 60 70 5 29dB 30dB 30dB 31dB 10 35dB 36dB 37dB 37dB 15 36dB 37dB 37dB 38dB 選擇 nmos(w/L)=50,pmos(w/L)=10 數(shù)據(jù)作為結(jié)果： 由結(jié)果曲線可知，此放大器的使用頻率范圍需要嚴(yán)格控制，當(dāng) f增大到一定值時(shí)，增益下降速率很快。將式 (71)代入 (72)中得到一個(gè)二次方程，可得出解。描述大信號(hào)性能的相應(yīng)關(guān)系如下： 模擬 CMOS 集成電路報(bào)告 9 式 (71)中， VID表示差分輸入電壓。反之如果 VGS1VGS2，將變成負(fù)。輸出電流 IOUT等于差分對(duì)管的差值，其最大值為 I0。但是，當(dāng) VGS1變的比 VGS2大時(shí)， ID2應(yīng)小。如果 VGS1VGS2，由于 I0=ID1+ID2， ID1相對(duì) ID2要增加。 如果 VGS1=VGS2，則 Ml 和 M2 的電流相同。如果 M4和 M5相匹配，那么 M1電流的大小就決定了 M4電流的大小。 NMOS器件 M1和 M2作為差分對(duì)管， P溝道器件 M4， M5組成電流源負(fù)載。 三、實(shí)驗(yàn)原理 電流鏡負(fù)載的差分對(duì) 傳統(tǒng)運(yùn)算放大器的輸入級(jí)一般都采用電流鏡負(fù)載的差分對(duì)。 模擬 CMOS 集成電路報(bào)告 8 實(shí)驗(yàn)三 ： 電流源負(fù)載差分放大器設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康? ； 。 六、選做實(shí)驗(yàn) 一、 選做實(shí)驗(yàn) 使用二極管代替電阻做負(fù)載，實(shí)現(xiàn) 10dB 增益 。 即電路不工作。為保證帶寬， 選取 W/L=5， R=200K的情況下的數(shù)值，保證了帶寬約為 300MHZ，可以符合系統(tǒng)的功能特性， 實(shí)驗(yàn)結(jié)果 見下圖。 模擬 CMOS 集成電路報(bào)告 5 三、 實(shí)驗(yàn)原理 平衡態(tài)下的小信號(hào)差動(dòng)電壓增益 AV 為： β1= β2= β=μ nCOX(W/L) 四、實(shí)驗(yàn)結(jié)果 (表中數(shù)據(jù)單位 dB) ， R 單位 ： kΩ W/L R 1 5 10 15 100K 19dB 24dB 24dB 25dB 200K 23dB 27dB 28dB 29dB 300K 19dB X(不工作 ) X（不工作） 改變 W/L 和柵極電阻，可以看到， R一定時(shí)，隨著 W/L 增加，增益增加， W/L一定時(shí)，隨著 R 的增加，增益也增加 。 二、實(shí)驗(yàn)要求 ； Q； 。 由仿真結(jié)果有： gm=496u， R=10k，所以增益 Av=496*10/1000== dB 可見，實(shí)際增益大于理論增益。 三、實(shí)驗(yàn)結(jié)果 電路圖 模擬 CMOS 集成電路報(bào)告 4 幅頻特性曲線 四、 實(shí)驗(yàn)結(jié)果分析 器件參數(shù)： NMOS管的寬長比為 10，柵源之間所接電容 1pF， Rd=10K。 設(shè)置仿真環(huán)境。模擬 CMOS 集成電路報(bào)告 1 北京郵電大學(xué)電子工程學(xué)院 模擬 CMOS集成電路課程 實(shí)驗(yàn)報(bào)告 姓 名： 何佳羲 指導(dǎo)老師： 韓可 學(xué) 院： 電子工程 班 級(jí)： 2021211207 學(xué) 號(hào)： 2021211009 模擬 CMOS 集成電路報(bào)告 2 實(shí)驗(yàn)一共源級(jí)放大器性能分析 .......................................................................................... 3 一、 實(shí)驗(yàn)?zāi)康? .......................................................................................................... 3 二、實(shí)驗(yàn)要求 ............................................................................................................ 3 三、實(shí)驗(yàn)結(jié)果 ............................................................................................................ 3 四、 實(shí)驗(yàn)結(jié)果分析 ................................................................................................... 4 實(shí)驗(yàn)二差分放大器設(shè)計(jì) ..........................................................
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1