【正文】 參 考 文 獻 [1]張壓平，賀占莊 .基于 FPGA 的 VGA 顯示模塊設(shè)計 [J].計算機技術(shù)與發(fā)展， 2020， 17（ 6） . [2]董兵，朱齊丹，文睿 .基于 PFGA 的 VGA 圖像控制器的設(shè)計與實現(xiàn) [J].應用科技，2020， 33. [3]張偉，包烏日吐，閆玉娥 .FPGA 內(nèi)部塊 RAM 的應用技巧 [J].微處理機， 2020（ 6） . [4]潘松，黃繼業(yè) .EDA 技術(shù)與 Verilog [M].北京：清華大學初版設(shè)， 2020： 2226. [5]王誠，薛小剛，鐘信潮 .FPGA/CPLD 設(shè)計工具 Xilinx ISE 使用詳解 [M].北京：人民郵電出版社， 2020： 28. [6]VGA[EB/OL]. [7]袁文波，張皓，唐鎮(zhèn)中 .FPGA 應用開發(fā) 從實踐到提高 [M].中國電力出版社， 2020. [8]北京理工大學 ASIC 研究所． Verilog 語言 10 0 例詳解北京 [M]．清 華大學出版社 , 1999. [9]劉樂善，微型計算機接口技術(shù)與應用 [M]．華中科技大學初版設(shè)， 1999. [10]徐志軍，徐光輝 .CPLD/FPGA 的開發(fā)與應用 [M].北京：電子工業(yè)出版社 2020. [11]楊飛 .視頻檢測中 FPGA 圖像采集預處理系統(tǒng)設(shè)計： [碩士學位論文 ] [M].南京：河海大學 2020. [12]求是科技 .VHDL 應用開發(fā)技術(shù) [M].人民郵電出版社 .2020. [13]趙鑫，蔣亮，齊兆群，李曉凱 .Verilog 與數(shù)字電路設(shè)計 [M].機械工業(yè)出版社 .202059. [14]侯伯亨，顧新 . Verilog 硬件描述語言與數(shù)字邏輯電路設(shè)計 [M].西安電子科技大學出版， 1999. [15]趙峰，嵌入式系統(tǒng)設(shè)計與實踐 [M].上海交通大學初版設(shè)， 2020. [16]何惠如 ,王燕瓊．使用硬件描述語言 Verilog 設(shè)計硬件電路 [J].信息技術(shù)， 2020 年 04期 . [17]李經(jīng)智， EDA 技術(shù)及其應用 [J]．齊齊哈爾大學學報， 2020 年 03 期 . [18]王道憲， Verilog 電路設(shè)計技術(shù) [M]．國防工業(yè)出版社 .2020. [19]趙俊超 ． 集成電路設(shè)計 Verilog 教程 [M]． 北京 ： 北京希望電子出版社 . [20]曾繁泰 ,陳美金 . Verilog 程序設(shè)計 [M].北京 :清華大學出版社 ,2020. [21]張文愛等 .基于 FPGA 的高分辨率 VGA 顯示控制器的設(shè)計 [J].現(xiàn)代顯示 ,2020(9):5558. [22]渥倫斯基 .李仁發(fā)譯 . Verilog 數(shù)字系統(tǒng)設(shè)計 [M].北京 :電子工業(yè)出版社 ,2020. [23]Chris Chinnock. Microdisplays and their applications [J].Information Display, 2020,17(10) 2225. [25] 劉會通 .利用 SVGA 實現(xiàn)紅外全灰度圖像的實時顯示 [J].華中科技大學學報， 2020，31(12) [26] 徐欣 ， 于紅旗 ， 易凡 ， 盧啟中 .基于 FPGA 的嵌入式系統(tǒng)設(shè)計 [M]. 2020. [27] 王阿川 .基于 FPGA 高速圖像采集卡的研制 [J] .電子器件 2020(6). 。本想讓這設(shè)計能顯示出圖片與文字，但學識還 未成熟，很遺憾這最后的一個課程設(shè)計沒有能突破自己的計劃。 4 實訓心得 這 次課程設(shè)計讓我對 EDA 軟件工具 Quartus II 的運用有了更深一面的認識。從整個設(shè)計流程來看，系統(tǒng)的靈活性強，可靠性高，設(shè)計周期大大縮減，成本降低，且系統(tǒng)的可擴展性強。該系統(tǒng)性能高低取決 于系統(tǒng)設(shè)計方案，硬件描述語言設(shè)計以及開發(fā)工具的性能。通過塊 RAM 來存儲漢字的信息，實現(xiàn)了基于 FPGA 的漢字顯示，方便了漢字信息的寫入以及顯示內(nèi)容的更新和修改，可以使?jié)h字的顯示脫離 PC 機控制，減小了控制器的體積，對各種便攜式設(shè)備、小型嵌入式系統(tǒng)的實現(xiàn)具有現(xiàn)實意義和工程價值。b0。b000000011。b000011000。b000011011。b011000000。b011000011。b011011000。b001001001。b0。amp。b0。b000000011。b000011000。b000011011。b011000000。b011000011。b011011000。b011011011。b0。amp。 blue[2:0]=h_dat[8:6]~^v_dat[8:6]。d3: begin red[2:0]=h_dat[2:0]~^v_dat[2:0]。 blue[2:0]=h_dat[8:6]^v_dat[8:6]。d2: begin red[2:0]=h_dat[2:0]^v_dat[2:0]。 blue[2:0]=v_dat[8:6]。d1: begin red[2:0]=v_dat[2:0]。 blue[2:0]=0。 end else begin red[2:0]=0。 blue[2:0]=339。(vcountt2+50) )//方格 8 begin red[2:0]=0。(t2vcount)amp。(hcount450)amp。 end else if( (400hcount)amp。 blue[2:0]=339。(vcountt2+50) )//方格 7 begin red[2:0]=0。(t2vcount)amp。(hcount500)amp。 end else if( (450hcount)amp。 green[2:0]=bg[5:3]。amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。 end 139。 green[2:0]=0。 blue[2:0]=bg[8:6]。(vcountt6+50) )//方格 12 begin red[2:0]=bg[2:0]。(t6vcount)amp。(hcount350)amp。 end else if( (300hcount)amp。 green[2:0]=bg[5:3]。amp。amp。amp。 blue[2:0]=bg[8:6]。(vcountt5+50) )//方格 10 begin red[2:0]=bg[2:0]。(t5vcount)amp。(hcount350)amp。 end else if( (300hcount)amp。 green[2:0]=bg[5:3]。amp。amp。amp。b101。//紅 green[2:0]=0。amp。amp。amp。b101。// green[2:0]=0。amp。amp。amp。b101。// green[2:0]=0。amp。amp。amp。b101。// green[2:0]=0。amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。 blue[2:0]=0。// green[2:0]=339。amp。amp。amp。d0: begin case(on) 139。(k=610)。v_video_on)amp。 end assign on=(h_video_onamp。(t6!=400)) t6=t6+1。(vcount==524)amp。 else if((k250)amp。amp。amp。 else if(t5==400) t5=400。amp。amp。(t5!=400)) t5=50。(vcount==524)amp。 end //定義方格 9/10/1動作 always(posedge clk) begin if((k10)amp。(t4!=350)) t4=t4+1。(vcount==524)amp。 else if((k100)amp。amp。amp。 else if(t3==400) t3=400。amp。amp。(t3!=400)) t3=50。(vcount==524)amp。 end //定義方格 5/動作 always(posedge clk) begin if((k10)amp。(t2!=400)) t2=t2+1。(vcount==524)amp。 else if((k=10)amp。amp。amp。 else if(t1==350) t1=350。amp。amp。(t1!=350)) t1=0。(vcount==524)amp。 //定義方格 動作 always(posedge clk) begin if((k10)amp。 else if(bg==128) bg=0。 //200k end else begin j=j+1。h00。 else if(k=1000)k=1000。 else v_video_on=0。 else h_video_on=0。 else vsync=1。amp。 else hsync=1。amp。 else vcount=vcount。 end //場計數(shù)器處理 always(posedge clk) begin if(vcount==524) vcount=0。 //行計數(shù)器處理 always(posedge clk) begin if(hcount==799) hcount=0。 reg [9:0]k。 reg [9:0]t6。 reg [9:0]t4。 reg [9:0]t2。 reg [9:0]j。 reg [8:0]v_dat。 reg [9:0]vcount。 reg [2:0]blue。 reg [2:0]red。 reg h_video_on。 output[2:0]blue。 output[2:0]red。 input [1:0]switch。 經(jīng)過上述程序?qū)⑵湎螺d到開發(fā)板上，顯示出下圖： 若將程序加以修改就能顯示出各種顏色的方格圖像，下面是顯示各種顏色方格的頂層模塊設(shè)計程序： 其中原程序如下： module yxy(clk,hsync,vsync,red,green,blue,switch)。顯示的效果和預想的效果一樣。不同的區(qū)域賦予不同的顏色值，其顯示效果如圖 8 所示。橫彩條由場計數(shù)器 vcont 計數(shù)來進行控制，以實現(xiàn)某一個區(qū)域顯示相應的顏色。 VGA 接口的分配 R : PIN 151 G : PIN 150 B : PIN 149 VGA VS : PIN 161 VGA HS : PIN 152 顯示結(jié)果