基于fpga的等精度頻率計(jì)的設(shè)計(jì)(參考版)
2025-06-23 12:31本頁面
【正文】 同時本系EDA實(shí)驗(yàn)室的開放也為我的設(shè)計(jì)提供了良好的設(shè)計(jì)環(huán)境。致謝經(jīng)過自己不斷的搜索與努力以及梁老師的悉心指導(dǎo)和熱情幫助，本設(shè)計(jì)已基本完成。本設(shè)計(jì)可移植性好、穩(wěn)定性好、精確度高、測頻速度快，計(jì)達(dá)到了設(shè)計(jì)要求。作為一種重要的高層次設(shè)計(jì)技術(shù)，VHDL已成為當(dāng)代電子設(shè)計(jì)師設(shè)計(jì)數(shù)字硬件時必須掌握的一種方法。同時在基本電路模塊基礎(chǔ)上，不必修改硬件電路，通過修改VHDL源程序，增加一些新功能，滿足不同用戶的需要，實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化。 測試數(shù)據(jù)理論值(Hz)測量值(Hz )誤差絕對誤差（Hz）相對誤差（%）1212002851,0001,000004,8614,862157,41257,123,456123,300,000299,8511494,567,1234,567,13M由以上數(shù)據(jù)可得，該頻率計(jì)的測量在低頻率時誤差較大，在高頻率時誤差較小，測試精度基本恒定，且精度較高，達(dá)到了設(shè)計(jì)的要求。 Device，RS232，GPIB，LAN；，支持WEB遠(yuǎn)程控制； Host插槽，支持USB存儲驅(qū)動器；，直接獲取示波器中存儲的波形并無損地重現(xiàn) ；, 嵌入式幫助系統(tǒng)；。其中，系統(tǒng)時鐘引腳clk綁定在芯片的153引腳上，待測頻率信號Fx綁定在芯片的132引腳上，顏色輸出Red、Green、Blue分別綁定在芯片的16163和164引腳上，其余引腳置為高阻態(tài)。系統(tǒng)布局布線圖如圖12所示。 end process。139。139。039。039。 end if。 vs=39。 場同步 else vv=39。 vs=39。 if hang 479 then vv=39。 zuobiao=101。end process。 when others=dataram=zero。 when 0001=dataram=one。end process。 end if。 green=colour(1) and hh and vv。 end if。 green=colour(1) and hh and vv。 green=not (shong(liel) and hh and vv)。 red=not (shong(liel) and hh and vv)。 將行信息轉(zhuǎn)換成整形數(shù)減 if (lie=224)and (lie=247) then 24以便于調(diào)用數(shù)據(jù)表 liel=conv_integer(lie)224。139。靜態(tài)字符顯示process (clk,hang,lie)beginif clk39。 end if。139。 否則行加1 end if。139。 if hang=520 then 當(dāng)行到達(dá)520時歸零 hang=000000000。139。部分VGA程序如下：控制行和場的掃描process (clk) clk為系統(tǒng)時鐘信號begin if clk39。仿真波形圖如圖11所示。 VGA接口驅(qū)動波形仿真為仿真方便，此次仿真采用采用50MHz時鐘輸入，8060分辨率進(jìn)行。⑴ 水平時序在水平時序中，包括以下幾個時序參數(shù)：水平同步脈沖寬度；書評同步脈沖結(jié)束到水門的開始之間的寬度；一個視頻行可視區(qū)域的寬度 ；一個完整的視頻行的寬度，從水平同步脈沖的開始到下一個水平同步脈沖的開始。復(fù)合同步脈沖是水平同步脈沖與垂直同步信號的組合。RGB的電平在0V~（0V為黑色，）。 525( 場周期 ) = Hz。顯示控制器設(shè)計(jì)提示：顯示器技術(shù)規(guī)格提供的行頻一般在 30 k Hz ～ 45 kHz( 保守數(shù)據(jù) ) ，場頻一般在 50 Hz ～ 75 Hz( 保守數(shù)據(jù) ) 。完成一行掃描所需時間稱為水平掃描時間，其倒數(shù)稱為行頻率；完成一幀（整屏）掃描所需時間稱為垂直掃描時間，其倒數(shù)為垂直掃描頻率，又稱刷新頻率，即刷新一屏的頻率。隔行掃描的顯示器比逐行掃描閃爍的更厲害，也會讓使用者的眼睛更疲勞。這種方法就是說的逐行掃描顯示。電子束采用光柵掃描方式，從屏幕左上角一點(diǎn)開始，向右逐點(diǎn)進(jìn)行掃描，形成一條水平線；到達(dá)最右端后，又回到下一條水平線的左端，重復(fù)上面的過程；當(dāng)電子束完成右下角一點(diǎn)的掃描后，形成一幀。顯示器采用光柵掃描方式，即轟擊熒光屏的電子束在CRT屏幕上從左到右（受水平同步信號HS控制）、從上到下（受垂直同步信號VS控制）做有規(guī)律的移動。掃完一行回來叫行消隱，掃完一場回來叫場消隱。CRT顯示器的掃描方式：⑴ 當(dāng)柵掃描方式從上向下依次順序掃描完一場稱逐行掃描。與相應(yīng)的顯示適配器標(biāo)準(zhǔn)相配的顯示器也稱之為EGA，VGA，XGA顯示器等。綜上所述，本設(shè)計(jì)的顯示模塊采用方案三。方案三、采用VGA顯示VGA(Video Graphics Array)是IBM在1987年隨PS／2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富、具有良好的人機(jī)界面等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。不需要占用太多的I/O口，控制比較方便，功能較多，顯示清晰，實(shí)現(xiàn)多種信息的顯示很方便。方案二、使用點(diǎn)陣型液晶（LCD）顯示點(diǎn)陣型液晶模塊OCM48C是12864點(diǎn)陣的漢字圖形型液晶顯示模塊，可以顯示漢字和圖形，內(nèi)置國標(biāo)GB2312碼簡體中文字庫（1616點(diǎn)陣）、128個字符（816點(diǎn)陣）及64256點(diǎn)陣顯示RAM(GDRAM)。本程序主要顯示9位十進(jìn)制數(shù)值。 end if。 when others= present_state=s0。y8=d8。y6=d6。y4=d4。y2=d2。 when s2= y0=d0。 else present_state=s2。 d0=d0+1。 mid_in100000000時min_in100000000 present_state=s1。 mid_in=mid_in101111101011110000100000000。present_state=s1。d7=0000。d5=0000。d3=0000。d1=0000。 present_state=s0。139。二進(jìn)制轉(zhuǎn)換BCD碼的部分程序如下：process(clk)isbegin if clk39。二進(jìn)制轉(zhuǎn)換BCD碼的主要思路：根據(jù)二進(jìn)制的位數(shù)設(shè)定顯示的位數(shù)，如：二進(jìn)制位12位（4095），則轉(zhuǎn)換后顯示的十進(jìn)制為4位。. 2 除法器IP Core的調(diào)用方法如下：① 選擇tool/MegWizard Plug—In Manager，建立一個IP文件；②選擇一個除法器，選用VHDL語言，如圖7所示圖7③ 輸入被除數(shù)與除數(shù)的位數(shù)④ 添加一個時鐘輸入端，流水線15，選擇速度優(yōu)先，如圖8所示圖8⑤生成除法器IP Core⑥新建一個工程，將生成的IP Core添加到工程當(dāng)中即可。本設(shè)計(jì)中的除法器主要應(yīng)用于以下兩個方面：用于運(yùn)算公式Fx=(Nx/Ns)Fs的除法部分，以得到待測頻率的頻率值；用于運(yùn)算10秒內(nèi)柱形顯示的顯示高度。調(diào)用IP核能避免重復(fù)勞動，大大減輕設(shè)計(jì)人員的工作量。end process。 end if。 使gate信號取反，這樣就得 gate=not gate。139。 q為計(jì)數(shù)值begin if clk39。本系統(tǒng)的系統(tǒng)時鐘為50MHz，、1
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1