基于fpga的智能交通燈的設(shè)計(jì)畢業(yè)論文(參考版)
2025-06-21 17:25本頁面
【正文】 end a。 end process。039。139。 end if。 else data=101。139。139。 process(f) begin if(f39。 end if。 else fp=fp+1。) then if fp=1011111010111100001000000 then fp=0000000000000000000000000。event and clk=39。 signal data: std_logic_vector(2 downto 0):=101。architecture a of count5 is signal fp:std_logic_vector(24 downto 0)。 q :out std_logic_vector(2 downto 0))。 enable: in std_logic。use 。 參考文獻(xiàn)[1] 易銘．PLC控制的交通信號(hào)燈控制系統(tǒng)的設(shè)計(jì)[J]．工業(yè)控制計(jì)算機(jī)，2003，16(12)：43—45．[2] 劉煥成，劉智勇．多單片機(jī)系統(tǒng)及分組式交通信號(hào)燈控制器[J]．電子技術(shù)，2003(8)：15一19．[3] 蔣璇,[M]. 北京：電子電子工業(yè)出版社，2001[4] 徐志軍，王金明，[M]. 北京：電子工業(yè)出版社，2009：19．趙艷華，曹丙霞，張睿．基于Quartus II的FPGA／CPLD設(shè)計(jì)與應(yīng)用. 北京：電子工業(yè)出版社，2009:30—58．[5] 侯伯亨．VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)[M]．西安：西安電子技大學(xué)出版社，1999：42—77．[6] 邢建平，．3版．北京：清華大學(xué)出版社，2005:45—46．[7] 徐春嬌．基于VHDL狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈[J]．國外電子元器2007(2)：31—35．[8] 張順興．?dāng)?shù)字電路與系統(tǒng)設(shè)計(jì)[M]．南京：東南大學(xué)出版社，2004：30—45.[9] 楊暉，張風(fēng)言．大規(guī)?？删幊踢壿嬈骷c數(shù)字系統(tǒng)設(shè)計(jì)[M]．北京：北京航空航天大學(xué)出版社，1998：173—188．[10] 蔡軍，曹慧英．智能交通燈控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]．重慶:郵電學(xué)院學(xué)報(bào)，2004，16(3)：129—132．[11] 田瑞利，陳海濱．基于VHDL有限狀態(tài)機(jī)的交通信號(hào)燈控制系統(tǒng)設(shè)計(jì)[J]．廣州航海高等?？茖W(xué)校學(xué)報(bào)，2008，15(3)31—33．[12] 劉欲曉，方強(qiáng)，黃宛寧等．EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實(shí)踐[M]．北京：電子電子工業(yè)出版社,2009：127—131．[13] 曹昕燕，周鳳臣，[M]．北京：清華大學(xué)出版社，2006:108—115． [M].長沙：湖南大學(xué)出版社，2004：113—116.[14] Altera Corporation. 2002. Altera Digital Library. Altera． Mark Zwolinski. Digital System Design with VHDL [M]. 北京：電子工業(yè)出版社，2002:11—18． 附錄：ibrary ieee。且由于實(shí)驗(yàn)板上的LED數(shù)碼管和邏輯狀態(tài)指示管數(shù)目有限，在設(shè)計(jì)十字路口交通燈控制器時(shí)，沒有考慮左拐彎功能。本設(shè)計(jì)具有設(shè)計(jì)過程簡化，設(shè)計(jì)周期短，工作穩(wěn)定、性能可靠等優(yōu)點(diǎn)，打破了傳統(tǒng)的自下而上的設(shè)計(jì)方法，體現(xiàn)了基于FPGA技術(shù)和VHDL語言進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的優(yōu)越性和廣闊的前景。目標(biāo)器件為FPGA芯片，運(yùn)用層次化設(shè)計(jì)方法，完成各個(gè)模塊的連接，實(shí)現(xiàn)了十字路口車輛的自動(dòng)控制。在編寫頂層文件時(shí)我也遇到了不少困難，各個(gè)模塊的連接以及信號(hào)的定義老是出現(xiàn)錯(cuò)誤，經(jīng)過反復(fù)修改才成功。諸如此類的問題很多，通過自己查找資料和反復(fù)摸索，最終解決了問題。將每個(gè)單元模塊完成之后再進(jìn)行仿真，仿真過程也是困難重重。我依據(jù)交通燈控制器的要求劃分模塊，之后開始的是單元模塊的設(shè)計(jì)。并且現(xiàn)在我對VHDL語言產(chǎn)生了濃厚的興趣。 總 結(jié)之前對FPGA和VHDL的了解僅局限于課本上的些許知識(shí)，而沒有深入體會(huì)，缺乏實(shí)踐經(jīng)驗(yàn)。在主干道數(shù)碼管倒計(jì)時(shí)顯示為0s后，可以看見LED燈的顯示情況變?yōu)橹鞲傻兰t燈亮，支干道黃燈亮，此時(shí)主、支兩干道的數(shù)碼管倒計(jì)時(shí)顯示均為5S。此時(shí)主、支兩干道的數(shù)碼管倒計(jì)時(shí)顯示均為5S。主干道數(shù)碼管倒計(jì)時(shí)顯示為30s，支干道數(shù)碼管倒計(jì)時(shí)顯示為25s。圖中三個(gè)定時(shí)器分別確定甲道和乙道通行時(shí)間tt1以及共同的停車（黃燈燃亮），CC2和C3分別是這些定時(shí)計(jì)數(shù)器的工作使能信號(hào)，即當(dāng)CC2和C3為1時(shí)，相應(yīng)的定時(shí)器計(jì)數(shù)的指示信號(hào)，計(jì)數(shù)器在計(jì)數(shù)過程中，相應(yīng)的指示信號(hào)為0，計(jì)數(shù)結(jié)束時(shí)為1. 十字路口交通管理器是一個(gè)控制類型的數(shù)字系統(tǒng)，其數(shù)據(jù)處理單元比較簡單。途中ryg1是甲道紅、黃、綠燈；RYG2是已道紅、黃、綠燈。該管理器控制甲、乙兩道的紅、黃、綠三色燈，指揮車輛和行人安全通行。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。 此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號(hào)-1