eda技術(shù)及應(yīng)用教案(參考版)
2024-11-09 09:25本頁面
【正文】 解決方法 ：理論教學(xué)結(jié)合實(shí)驗(yàn)進(jìn)行講解。 教學(xué)基本內(nèi)容與教學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計 10 分鐘 理論講解 70 分鐘 實(shí)驗(yàn) 10 分鐘 實(shí)驗(yàn)總結(jié) 教學(xué)方法 講授法、 演示法、 實(shí)驗(yàn)教學(xué) 教學(xué)手段 課外學(xué)習(xí)安排 課后總結(jié)，撰寫《實(shí)驗(yàn)報告》，預(yù)習(xí) 7 段數(shù)碼顯示譯碼器的設(shè)計 參考資料 《 EDA 技術(shù)與 VHDL》潘松、《 EDA 技術(shù)及應(yīng)用》譚會生 學(xué)習(xí)效果評測 課后批改《實(shí)驗(yàn)報告》，了解學(xué)生掌握實(shí)驗(yàn)情況 課外學(xué)習(xí) 指 導(dǎo)安排 D3205 自控教研室 郵件答疑： ；課后答疑 教學(xué)后記 遼寧科技學(xué)院教案 課題名稱 實(shí)驗(yàn) 三 7 段數(shù)碼顯示譯碼器 的設(shè)計 課次 第（ 15）次課 課時 2 學(xué)時 課型 理論 （）； 實(shí)驗(yàn) （ √ ）； 實(shí)習(xí) （）； 實(shí)務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 掌握 計數(shù)譯碼顯示電路 的 設(shè)計 。 重點(diǎn)、難點(diǎn)及解決方法 重點(diǎn)、難點(diǎn) ： 學(xué)會各種計數(shù)器的 VHDL 描述方法。 教學(xué)基本內(nèi)容與教 學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計 5 分鐘 復(fù)習(xí)總結(jié)上一次課內(nèi)容 講解 10 分鐘 時鐘信號和復(fù)位信號 講解 、舉例 30 分鐘 觸發(fā)器 講解 、舉例 20 分鐘 寄存器 講解 、舉例 25 分鐘 計數(shù)器 講解 、舉例 教學(xué)方法 講授法 教學(xué)手段 課外學(xué)習(xí)安排 預(yù)習(xí)下節(jié)課的內(nèi)容 參考資料 《 EDA 技術(shù)與 VHDL》潘松、《 EDA 技術(shù)及應(yīng)用》譚會生 學(xué)習(xí)效果評測 課外學(xué)習(xí) 指導(dǎo)安排 D3205 自控教研室 郵件答疑： ；課后答疑 教學(xué)后記 遼寧科技學(xué)院教案 課題名稱 練習(xí) 四 觸發(fā)器功能的模擬實(shí)現(xiàn) 課次 第（ 13）次課 課時 2 學(xué)時 課型 理論 （）； 實(shí)驗(yàn) （ ）； 實(shí)習(xí) （ √ ）； 實(shí)務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 強(qiáng)化原理圖輸入方法，掌握觸發(fā)器功能的測試方法。 重點(diǎn)、難點(diǎn)及解決方法 重點(diǎn)、難點(diǎn)： 各種電路的設(shè)計步驟和方法 。 時序邏輯電路設(shè)計 167。 教學(xué)基本內(nèi)容與教學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計 20 分鐘 理論講解 60 分鐘 實(shí)驗(yàn) 10 分鐘 實(shí)驗(yàn)總結(jié) 教學(xué)方法 講授法、演示法、實(shí)驗(yàn)教學(xué) 教學(xué)手段 課外學(xué)習(xí)安排 課后總結(jié)，撰寫《實(shí)驗(yàn)報告》 ，預(yù)習(xí)組合邏輯電路設(shè)計 參考資料 《 EDA 技術(shù)與 VHDL》潘松、《 EDA 技術(shù)及應(yīng)用》譚會生 學(xué)習(xí)效果評測 課后批改《實(shí)驗(yàn)報告》，了解學(xué)生掌握實(shí)驗(yàn)情況 課外學(xué)習(xí) 指導(dǎo)安排 D3205 自控教研室 郵件答疑： ；課后答疑 教學(xué)后記 遼寧科技學(xué)院教案 課題名稱 練習(xí)三 組合邏輯電路 的設(shè)計 課次 第（ 11）次課 課時 2 學(xué)時 課型 理論 （）； 實(shí)驗(yàn) （ ）； 實(shí)習(xí) （ √ ）； 實(shí)務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 熟悉 FPGA設(shè)計的過程，比較原理圖輸 入和文本輸入的優(yōu)劣 ； 掌握 組合邏輯電路的設(shè)計方法 和 靜態(tài)測試方法 。 重點(diǎn)、難點(diǎn)及解決方法 重點(diǎn)、難點(diǎn) ： 掌握利用 VHDL 語言和原理圖相結(jié)合的設(shè)計方法 。 教學(xué)基本內(nèi)容與教學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1