eda技術及應用習題參考答案(參考版)
2024-11-07 15:21本頁面
【正文】 3． SCH、 PCB、 PLD、 SIM、 SignalIntegrity 。主要特性：軟件功能強大，人機界面友好，可完整實現(xiàn)電子產(chǎn)品從電子原理圖到印制電路板圖的全過程。 19． 由計價電路，轉換電路，找零電路，付貨電路等模塊組成。 17．設計思路：如果 RESET有效，則輸出為 0，否則在 CLK上升沿到來的時候，用信號賦值語句先賦值‘ 1’，等待后再賦值‘ 1’，依次執(zhí)行，最后串行輸出“ 11101010”。 END PROCESS。 END IF。 END IF。 IF (QH=1001) THEN QH=0000。139。 ELSIF (CLK39。)THEN QH=0000。 PROCESS(CLR,CLK) BEGIN IF (CLR=39。 WHEN(QH=1001 AND QL=1001) ELSE 39。 ARCHITECTURE AA OF BAI IS BEGIN CO=39。 CO:OUT STD_LOGIC)。 ENTITY BAI IS PORT(CLR,CLK:IN STD_LOGIC。 USE 。 15．設計思路： ADDER1采用信號賦值語句， ADDER4調(diào)用 4個 ADDER1，低位的進位輸出作為高位的進位輸入， ADDER8再調(diào)用兩個 ADDER4。 END AA。 END IF。Z39。 WHEN 11=Y1=D(7)。 WHEN 01=Y1=D(5)。139。 END CASE。 WHEN OTHERS=Y0=39。 WHEN 10=Y0=D(2)。 THEN CASE A IS WHEN 00=Y0=D(0)。 ARCHITECTURE AA OF MUX4_1_2 IS BEGIN PROCESS(EN,A) BEGIN IF EN=39。 Y1,Y0:OUT STD_LOGIC)。 D:IN STD_LOGIC_V
試題試卷相關推薦
鄂ICP備17016276號-1