【正文】 、參考文獻 【 1】 譚會生、張昌凡編著，《 EDA 技術及應用》第三版，西安電子科技大學出版社出版 【 2】 潘松、黃繼業(yè)編著，《 EDA 技術與 VHDL》第三版，清華大學出版社出版 【 3】 李國洪、胡輝、沈明山編著，《 EDA 技術與實驗》，機械工業(yè) 32 出版社出版 【 4】 潘松、黃繼業(yè)、陳 龍編著，《 EDA 技術與 Verilog HDL》，清華大學出版社出版 【 5】 高有堂、喬建良、徐源等編著，《 EDA 技術及應用實踐》，清華大學出版社出版 【 6】 周潤景編著，《基于 Quartus Ⅱ的 FPGA/CPLD 數(shù)字系統(tǒng)設計實例》，電子工業(yè)出版社出版 【 7】 凌純清，《 VHDL 數(shù)字系統(tǒng)設計》，電子工業(yè)出版社出版 【 8】 《 2020 版本 Word 如何自動生成目錄？》 5jDnUuDbBEyaiAYkly40tTrN3hIJn_dV7hthNKfXzLhrCvS6qVx4pJK 【 9】 《 DDS》 【 11】 《理工科類畢業(yè)論文的格式要求及 word 排版技巧》 【 10】 《基于 FPGA 的 DDS 設計及實現(xiàn)》 、致謝 、附錄 附錄一、 DDS 電路原理圖 33 附錄二、波表數(shù)據(jù) 。通過這種設計仿真，我認識到我的專業(yè)知識還很匱乏，雖然說以后不想從事本專業(yè)的工作，雖然說好多理論知識聽不懂， 但是我感覺自己學習這些實際動手操作的東西還是挺感興趣的。像孫建東他們，更是忙人，都不敢找，怕他們沒時間，所以就一直賴著翁祥輝，讓他幫到底。 31 在做論文的過程中，也遇到了很多問題，對原理的學習、對 VHDL語言的學習、對 Quartus Ⅱ的學習、對 word 的深入使用等都困難重重，我深刻的領悟到理論和實際的差距，也深刻地了解到我們所學知識和現(xiàn)實工程的差距，要想做到理論聯(lián)系實際還真的不容易。在同學的指導下，我開始了工作。做這個設計包含了很多的知識和內容，如 EDA、 FPGA、 VHDL、 Quartus Ⅱ、 Word、百度等知識，讓我受益匪淺。因此，為了取出主頻，還需在 D/A轉換器的輸出端設置一個截止頻率為 Fclk/2 的低通濾波器。在確定具體參數(shù)時應根據(jù)相位分辨率不低于幅度分辨率的原則來考慮。另一方面，為了提高頻率分辨率，實現(xiàn)大范圍的頻率變化，頻率控制字 M 的位數(shù)、相位累加器的位數(shù)也比較大 。 、用 Quartus Ⅱ的仿真步驟和圖像 主要步驟： 第一步：建立工程 27 第二步：建立 VHDL 文件 第三步：寫入 VHDL 文件 第四步：建立模塊文件 第五步：連接各模塊形成總體原理圖 28 第六步：編譯做好的文件 第七步：建立波形文件 第八步：設置好條件值 29 第九步：仿真 DDS 仿真波形，離散化地采樣出頻率數(shù)據(jù)，輸出波形的差異。 6】 接受高級描述語言 Quartus Ⅱ接受多種硬件描述語言，包括 VHDL、 AHDL、 C、C++等語言。 4】 完全集成化 Quartus Ⅱ的設計輸入、處理、驗證、器件編程等功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以使用戶進行動態(tài)調試，加快開發(fā)進程。 Quartus Ⅱ的編譯器還提供了強大的邏輯綜合與優(yōu)化功能，使設計人員能比較容易地將其設計集成到可編程邏輯器件中。目前， Quartus Ⅱ支持 Cadence、 Exemplarlogic、 Mentor Graphics、Synopsys、 Synplicity、 Viewlogic 等公司的 EDA 工具接口。比起其他的編譯軟件，它具有以下的優(yōu)點： 1】 開放的界面 Quartus Ⅱ軟件可與其他 EDA 廠家 的設計輸入、綜合、驗證工具相連接。時序仿真是接近真實器件運行的仿真，仿真過程中已將器件特性考慮進去了，因而仿真精度相當高。 在 Quartus Ⅱ中完成 了源文件的編程，系統(tǒng)的編譯、綜合、適配之后，下一步就是進行功能仿真和時序仿真。 Quartus Ⅱ是一種常用的 EDA 工具軟件。 參數(shù)設定：其中選用頻率輸入字 20M，相位累加器的數(shù)據(jù)寬度 N 為32 位，輸出的 D/A 精度為 10 位。相位字輸入也需要用同步寄存器保持同步。它的輸入是相位調制器輸出的高 M 位（而并非全部 N 位）值，將其作為正弦 ROM 查找表的地址值；查詢表把輸入的地址相位信息映射成正弦幅度信號；輸出送往 DAC，轉化為模擬信號。 相位調制器（ phasemod）接收相位累加器的相位輸出，在這里加一個相位偏移值，主要用于實現(xiàn)信號的相位調制，如 PSK（ 相位鍵控）等，在不使用時可以去掉該部分，或加一個固定的相位控制字。圖中的相位累加器、相位調解器、 正弦 ROM 的數(shù)字部分，由于具有數(shù)控頻率合成的功能，又稱為 NCO（ Numerically Controlled Oscillators）。 18 、 DDS 的主要特點 1】 DDS 的頻率分辨率在相位累加器的位數(shù) N 足夠大時，理論上可以獲得相應的分辨精度，這個傳統(tǒng)方法難以實現(xiàn)的 2】 DDS 是一個全數(shù)字結構的開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，因此其速度極快，一般在毫微秒量級 3】 DDS 的相位誤差主要是依賴于時鐘 的相位特性，相位誤差小。實際應用中，為保證輸出波形的質量， Fclk 至少應為 f0 的 4 倍。 當 N 比較大時，對于較大范圍內的 M 值， DDS 系統(tǒng)都可以在一個周期內輸出足夠的點，保證輸出波形失真很小。相位累加器的輸出作為 LUT 的地址值， LUT 根據(jù)輸入的地址（相位）信息讀出幅度信號，達到 D/A 轉換器中轉換為模擬量，最后通過濾波器輸出一個平滑的模擬信號。圖 1是 DDS 的原理圖。由式（ 3）可見，M 決定了輸出信號的頻率，且兩者是簡單的線性關系。若 ，代入式（ 2）可得 。如圖 2 所示： 采樣周期為 Tdk 采樣頻率 Fclk=1/Tclk。 16 正弦信號可以用下式來描述： 式（ 1）中的時間 t 是連續(xù)的，為了用數(shù)字方式實現(xiàn)，必須進行離散化處理。與傳統(tǒng)的頻率合成技術相比， DDS 技術具有很高的頻率分辨率，可以實現(xiàn)快速的頻率變化，并且在頻率改變時能保持相 位連續(xù)，容易實現(xiàn)對信號頻率、相位的多種調制，易于功能擴展和數(shù)字化集成等優(yōu)點，滿足了現(xiàn)代電子系統(tǒng)的許多要求。因此只要給出一定范圍的頻率字就可以得到一定范圍的周期波形，從而達到產生特定信號的功能。 輸入 DDS 的頻率字和一確定的相位值是相對應的，在相位累加器的累加下產生所需要的地址。如下圖： 15 圖 1 中的存儲表中存儲了一個周期的波形采樣值的 ROM（如：要產生正弦波時，存儲表中存儲的就是一個周期的正弦波的采樣值）。這個軟件是最新一代的 PLD 集成開發(fā)軟件，取代了 ispEXPERT，成為PLD/FPGA 設計的主要工具。 Lattice 公司開發(fā) 了 ispDesignEXPERT 和 ispLEVER。目前 Altera 已經(jīng)停止開發(fā) MaxplusⅡ，而轉向 Qu