【正文】 其芯片引腳如圖 31所示，下載 /編程接口電路圖如圖 ，內(nèi)核電壓和 IO口電壓分別由 。它 采用全銅層、低 K值、 SRAM工藝設(shè)計，裸片尺寸被盡可能最小的優(yōu)化。 主要技術(shù)參數(shù)和顯示特性： 電源： VDD ~+（內(nèi)置升壓電路，無需負壓） 顯示內(nèi)容： 128 X 64行 顯示顏色：黃綠 顯示角度： 6： 00種直視 LCD類型： STN 與 MCU接口： 8位或 4位并行 /3位串行 配置 LED背光 外形尺寸 外觀尺寸： 93 70 視域尺寸： 72 40mm 圖 外觀尺寸圖 外形尺寸 表 外形尺寸表 基于 FPGA的 LCD控制器設(shè)計 24 模塊引腳說明 表 模塊引腳 邏輯工作電壓（ VDD）： ~ 電源地（ GND）： 0V 工作溫度（ Ta）： 0~+50℃（常溫） / 20~70℃（寬溫） 接口 時序 模塊有并行和串行兩種連接方法（時序如下）： a) 8位并行連接時序圖 基于 FPGA的 LCD控制器設(shè)計 25 圖 MPU寫資料到模塊 圖 MPU從模塊讀出資料 b) 串行連接時序圖 圖 串行時序圖 基于 FPGA的 LCD控制器設(shè)計 26 表 時鐘周期表 串行數(shù)據(jù)傳送共分三個字節(jié)完成： 第一字節(jié)：串口控制 —— 格式 11111ABC A為數(shù)據(jù)傳送方向控制： H表示數(shù)據(jù)從 LCD到 MCU， L表示數(shù)據(jù)從 MCU到 LCD。 對此模塊的設(shè)計，主體結(jié)構(gòu)以狀態(tài)機來實現(xiàn)。 系統(tǒng)設(shè)計總體框圖 系統(tǒng)設(shè)計總體框圖如圖 ， 在系統(tǒng)上電后， FPGA將首先對系統(tǒng)進行初始化操作，在初始化操作中最重要的是寄存器的復(fù)位，顯示開關(guān)的控制，功能設(shè)置以及對顯示屏幕進行清屏。如 基于 FPGA的 LCD控制器設(shè)計 21 果選用 Altera 公司 FPGA 器件作為目標(biāo)器件，上述過程可以再 Altera 公司提供的MAX+Plus II 或 Quartus II 集成開發(fā)環(huán)境中完成，但如果選用專用的 EDA綜合工具作為補充，完成邏輯優(yōu)化與綜合，設(shè)計質(zhì)量會更好。因為不同器件、不同布局布線，給延時造成的影響不同，所以對系統(tǒng)進行時序仿真、檢驗設(shè)計性能、消除競爭冒險是必不可少的步驟。 4) 如果整個設(shè)計超出器件的宏單元或 I/O 單元資源，可以將設(shè)計劃分到多片同系列的器件中。也就是說將高層次描述（行為或數(shù)據(jù)流級 描述）轉(zhuǎn)換成低層次的網(wǎng)表輸出（寄存器與門級描述）。 2) 將以上的設(shè)計輸入編譯成標(biāo)準(zhǔn)的 VHDL/Verilog HDL，然后將文件調(diào)入 HDL 仿真軟件進行功能仿真，檢查邏輯功能是否正確。 1) 輸入 VHDL/Verilog HDL 代碼。 FPGA的設(shè)計流程 FPGA開發(fā)采用的是一種高層次設(shè)計方法，這是一種“自頂向下”的方法，適應(yīng)了當(dāng)今芯片開發(fā)的復(fù)雜程度的提高、上市時間緊迫的特點。通常來說，在歐洲用 Xilinx的人多，在日本和亞太地區(qū)用 ALTERA的人多，在美國則是平分秋色。這樣的 FPGA／ CPLD實際上就是一個子系統(tǒng)部件。在 PCB完成以后，還可以利用 PLD/FPGA的在線修改能力，隨時修改設(shè)計而不必改動硬件電路。 本設(shè)計的器件基礎(chǔ)是 FPGA(Field Programmable Gate Array)現(xiàn)場可編程門陣列，與PLD(Programmable Logic Device)可編程邏輯器件統(tǒng)稱為 PLD/FPGA，兩者的功能基本相同，只是實現(xiàn)原理略有不同，能完成任何數(shù)字器件的功能。因此，若要實時地、不失真 基于 FPGA的 LCD控制器設(shè)計 19 地對信號進行采集和 處理，必須采用處理速度較高的信號處理芯片。如果將 Altera CPLD或 FPGA中的 所有邏輯資源全部用上，即使這樣，仍舊能夠滿足速度需要。 4. 高級功能： 高級功能支持 MAX II CPLD和最新的 FPGA器件系列： (1)PowerGauge? 功率分析功能支持 MAX 3000A, MAX 7000AE和 MAX 7000B設(shè)計和最新的 FPGA器件 (即將支持 MAX II CPLD器件 )。 (2) 對給定的 MAX設(shè)計，所需器件資源平均少 5％。、 FLEX 10K174。同樣，圖形激勵生成器比第三方的仿真工具更 快、更有效。 Quartus II軟件比所有競爭產(chǎn)品具有更佳的集成設(shè)計環(huán)境 (例如綜合、仿真、邏輯分析和布局布線 )。符合市場需求的大 規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。 1. 與其他的硬件描述語言相比， VHDL具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計域最佳的硬件描述語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體 (可以是一個元件，一個電路模塊或一個系統(tǒng) )分成外部 (或稱可 視 部分 ,及端口 )和內(nèi)部 (或稱不可視部分 )，既涉及實體的內(nèi)部功能和算法完成部分。目前最為常用的功能描述方法是采用均已成為國際標(biāo)準(zhǔn)的兩種硬件描述語言 VHDL和 Verilog HDL。 第三，設(shè)計規(guī)模大大提高。目前的電子產(chǎn)品正向模塊化方向發(fā)展。布局布線結(jié)果還可反標(biāo)回同一仿真器，進行包括功能和時序的后驗證，以保證布局布線所帶來的門延時和線延時不會影 響設(shè)計的性能。這樣 FPGA就完成了圖 3所示電路的功能。這樣組合邏輯就實現(xiàn)了。當(dāng)用戶通過原理圖或 HDL語言描述了一個邏輯電路以后， FPGA開發(fā)軟件會自動計算邏輯電路的所有 可能的結(jié)果，并把結(jié)果事先寫入 RAM。將來的可編程邏輯器件，密度會更高、速度會更快、功耗會更低，同時還會增加更多新的功能，向著集成了可編程邏 基于 FPGA的 LCD控制器設(shè)計 15 輯、 CPU、儲存期等組件的可編程單片系統(tǒng) (SOPC)方向發(fā)展。這兩種器件兼容了 PAL和 GAL器件的優(yōu)點，具有體系結(jié)構(gòu)靈活、邏輯資源豐富、集成度高以及適用范圍廣等特點，可用于實現(xiàn)較大規(guī)模的電路設(shè)計，編程也很靈活，所以，被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和小批量生產(chǎn)之中 。在 PLA的基礎(chǔ)上，又發(fā)展除了一種通用陣列邏輯 (GAL)，如 GAL16V GAL22V10等。 PLA在結(jié)構(gòu)上由一個可編程的與陣列和可編程的或陣列構(gòu)成，陣列規(guī)模小，編程過程復(fù)雜繁瑣。它的應(yīng)用不僅簡化了電路設(shè)計，降低了成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)的設(shè)計方式帶來了革命性的變化。只要驅(qū)動電壓的有效值足夠大液晶就可以實現(xiàn)顯示，且選通時的透過率與有效值成正比，而對比度是透過率之比，所以只要確定了選通電壓有效值與非選通電壓有效值之比就能預(yù)測出顯示對比度的好壞。 基于 FPGA的 LCD控制器設(shè)計 13 平均電壓法是解決“交叉效應(yīng)”的有效辦法，其原理是把半選擇點和非選擇點上的電壓平均化。在特定電壓下，掃描行數(shù)的增加將使占空比下降，從而引起液晶像素上交變電場有效值的下降，降低了顯示質(zhì)量，因此隨著顯示像素的增多就需要適度地提高電場電壓的有效值來保證顯示質(zhì)量。點陣型 STNL CD 和字符型 STNLCD 的電極連接略有不同，但它們均可以由 上圖 來表示 。當(dāng) STN— LCD顯示像素眾多時，若使用靜態(tài)驅(qū)動法將會產(chǎn)生眾多的引腳以及龐大的驅(qū)動電路，實現(xiàn)起來有困難，因此常用動態(tài)驅(qū)動法。在顯示像素上建立直流電場并不困難，但直流電場將導(dǎo)致液晶材料的化學(xué)反應(yīng)和電極老化。 在 TN與 STN型的液晶顯示器中，所使用單純驅(qū)動電極的方式，都是采用 X、 Y軸的交叉方式來驅(qū)動，如下圖所示，因此如果顯示部份越做越大的話，那么中心部份的電極反應(yīng)時間可能就會比較久。由于玻璃內(nèi)表面 涂有定向?qū)幽げ⑦M行了定向處理，盒內(nèi)液晶分子沿玻璃表面平行排 列，如果兩片玻璃內(nèi)表面定向?qū)犹幚淼姆较虺室欢ǖ膴A角α，則液晶分子在這兩片玻璃之間以α角度扭曲由于STNLCD 液晶分子在盒中的扭曲螺旋距比可見光波長大得多，所以當(dāng)垂直于玻璃表面一側(cè)的直線偏振光入射后，其偏光方向在通過整個赦晶層后會被扭曲α角度另一側(cè)射出，因此此液晶盒具有在成α角度偏振片間透光的作用和功能。至 360。而 TFT液晶顯示器同 TN系列液晶顯示器一樣由玻璃基板、 ITO膜、配向膜、偏光板等部分組成，它也同樣采用兩夾層間填充液晶分子的設(shè)計，只不過把 TN上部夾層的電極改為 FET晶體管，而下層改為共同電極。這三種液晶的物理特性各不相同，而第二類的細柱形的 Nematic液晶最適于用來制造液晶顯示器。 在 1984年，歐美提出了 STNLCD，而同時 TFTLCD技術(shù)也被提出，但仍不成熟，在 80年代末，日本掌握了 STNLCD的生產(chǎn)技術(shù)，在 93年，日本又掌握了 TFTLCD生產(chǎn)技術(shù)，液晶顯示器開始向廉價低成本的方向發(fā)展，隨后 DSTNLCD誕生；另一方面向高端的薄膜式晶體管 TFTLCD發(fā)展， 97年，日本建成了一大批大基板尺寸的第三代 TFTLCD生產(chǎn)線。 課題研究預(yù)期目標(biāo) 本課題研究預(yù)期目標(biāo)主要包括 采用 FPGA控制 LCD在任意位置顯示任意中文以及英文字符，和在 LCD上顯示儲存模塊中 的圖像數(shù)據(jù) 。該課題設(shè)計到 FPGA得應(yīng)用， LCD驅(qū)動的研究，字符以及圖像顯示模式的研究等知識。 ③因為 PMP是消費電子產(chǎn)業(yè)中增長最快的領(lǐng)域之一，而且隨著更多的產(chǎn)品涌現(xiàn)，將需要更多的 LCD來滿足需求。 基于 FPGA的 LCD控制器設(shè)計 7 這相當(dāng)于 2020年顯示屏銷售額將達到 16億美元，略低于 2020年的 17億美元，這主要是因為中小型 LCD價格隨著產(chǎn)能擴張和制造工藝改進而不斷下 降。 2020年一年， PND顯示屏銷售額將比 2020年的 億美元增長近一倍，達到 。 這方面出現(xiàn)的需求促使 iSuppli公司把 2020年 PND顯示屏市場的出貨量預(yù)測提高到了6,050萬部。這又進一步刺激了需求，并吸引許多其它產(chǎn)品來采用中小型 LCD，如白色家電和零售標(biāo)牌。 LCD控制 IC必將向高集成度方向發(fā)展，以滿足市場需要。接著更進一步集成入 DVI 組件，形成 LCD 雙?？刂?IC。而最新趨勢Smart Panel，在制程上則有簡化流程、減少材料成本等優(yōu)點。該課題的研究將有助于采用 FPGA的系列產(chǎn)品的開發(fā)，特別是需要用到 LCD得采用 FPGA的產(chǎn)品的開發(fā)。因為這個原因， 采用 FPGA的設(shè)計一般都會再一次通過單片機來驅(qū)動 LCD的顯示。這在某種程度上大大地降低了工作的效率。采用單片機控制 LCD的顯示在設(shè)計上相對比較簡單。液晶由于它的各向異性而具有的電光效應(yīng)，尤其扭曲向列效應(yīng)和超扭曲效應(yīng)，所以能制成不同類型的顯示器件 (Liquid Crystal Display 簡稱LCD)。 63 致謝 52 測試內(nèi)容 51 字符顯示 模塊的使用 51 模塊的使用方法 50 第 6章 模塊測試與使用方法 43 圖像數(shù)據(jù)的顯示控制 36 寫入數(shù)據(jù)模塊的設(shè)計 32 字符顯示前初始化模塊的設(shè)計 22 系統(tǒng)設(shè)計總體框圖 16 Quartus II簡介 10 動態(tài) STNLCD驅(qū)動方法 5 選題的背景與意義 該課題的研究將有助于采用 FPGA的系列產(chǎn)品的開發(fā)，特別是需要用到 LCD的產(chǎn)品的開發(fā)。該控制器分為字符顯示模塊和圖片顯示模塊兩個主要部分。 本 科 畢 業(yè) 設(shè) 計 （ 2020 屆） 題目