基于fpga的計(jì)數(shù)器設(shè)計(jì)-wenkub.com
2025-06-19 13:44 本頁面
【正文】 h9 == q。h0。always (posedge iclk or negedge rst_n)beginif(~rst_n) q = 439。input iclk。為了檢驗(yàn)所設(shè)計(jì)的電路的正確性,用仿真工具進(jìn)行仿真驗(yàn)證, 得出了正確的實(shí)驗(yàn)數(shù)據(jù)。else q = q + 439。 endmodule always語句always (posedge iclk or negedge rst_n)always語句用來實(shí)現(xiàn)程序的循環(huán)。else q = q + 439。h0。input rst_n。它主要的指標(biāo)在于計(jì)數(shù)器的位數(shù)，常見的有3位和4位的。在中央處理器的算術(shù)及邏輯部件中，包含的寄存器有累加器(ACC)。圖31 總設(shè)計(jì)圖 輸入模塊輸入端由輸入時(shí)鐘信號(hào)和清零控制輸入構(gòu)成，用來接收輸入信號(hào)，實(shí)現(xiàn)對(duì)信號(hào)的控制計(jì)數(shù)。一個(gè)設(shè)計(jì)的結(jié)構(gòu)可使用開關(guān)級(jí)原語、門級(jí)原語和用戶定義的原語方式描述。例如在飛機(jī)制造過程中，從設(shè)計(jì)、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過程的計(jì)算機(jī)上自動(dòng)處理完成。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。 Electronic Design AutomationEDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來的。 在Verilog HDL 的混合方式建模能力，即在一個(gè)設(shè)計(jì)中每個(gè)模塊均可以在不同設(shè)計(jì)層次上建模。 在行為級(jí)描述中， Verilog HDL不僅能夠在RT L級(jí)上進(jìn)行設(shè)計(jì)描述，而且能夠在體系結(jié)構(gòu)級(jí)描述及其算 法級(jí)行為上進(jìn)行設(shè)計(jì)描述。 Verilog HDL語言的描述能力能夠通過使用編程語言接口（ P L I）機(jī)制進(jìn)一步擴(kuò)展。 Verilog HDL不再是某些公司的專有語言而是I E E E標(biāo)準(zhǔn)。 能夠描述層次設(shè)計(jì)，可使用模塊實(shí)例結(jié)構(gòu)描述任何層次。 提供顯式語言結(jié)構(gòu)指定設(shè)計(jì)中的端口到端口的時(shí)延及路徑時(shí)延和設(shè)計(jì)的時(shí)序檢查。用戶定義的原語既可以是組合邏輯原語，也可以是時(shí)序邏輯原語。 主要應(yīng)用下面列出的是Verilog硬件描述語言的主要能力：1990年初Cadence公司把Verilong HDL和Verilong HDLXL分開，并公開發(fā)布了Verilog （Open Verilog HDL International）組織負(fù)責(zé)Verilog HDL的發(fā)展，OVI由Verilog HDL的使用和CAE供應(yīng)商組成，制定標(biāo)準(zhǔn)。1986年Moorby對(duì)Verilog HDL的發(fā)展又做出另一個(gè)巨大的貢獻(xiàn)，提出了用于快速門級(jí)仿真的XL算法。但Verilog HDL較自由的語法，也容易造成初學(xué)者犯一些錯(cuò)誤，這一點(diǎn)要注意。1985年Moorby推出它的第三個(gè)商用仿真器VerilogXL,獲得了巨大的成功，從而使得Verilog HDL迅速得到推廣應(yīng)用?？梢燥@式地對(duì)并發(fā)和定時(shí)進(jìn)行建模。Verilog HDL 的混合方式建模能力，即在一個(gè)設(shè)計(jì)中每個(gè)模塊均可以在不同設(shè)計(jì)層次上建模。Verilog HDL 能夠監(jiān)控模擬驗(yàn)證的執(zhí)行，即模擬驗(yàn)證執(zhí)行過程中設(shè)計(jì)的值能夠被監(jiān)控和顯示。PLI是允許外部函數(shù)訪問Verilog 模塊內(nèi)信息、允許設(shè)計(jì)者與模擬器交互的例程集合。設(shè)計(jì)的規(guī)模可以是任意的；語言不對(duì)設(shè)計(jì)的規(guī)模（大?。┦┘尤魏蜗拗啤＿@些方式包括：行為描述方式—使用過程化結(jié)構(gòu)建模；數(shù)據(jù)流方式—使用連續(xù)賦值語句方式建模；結(jié)構(gòu)化方式—使用門和模塊實(shí)例語句描述建模。用戶定義的原語既可以是組合邏輯原語，也可以是時(shí)序邏輯原語。但是，Verilog HDL語言的核心子集非常易于學(xué)習(xí)和使用，這對(duì)大多數(shù)建模應(yīng)用來說已經(jīng)足夠。Verilog HDL語言不僅定義了語法，而且對(duì)每個(gè)語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時(shí)序建模。前者由Gateway Design Automation公司（該公司于1989年被Cadence公司收購）開發(fā)。經(jīng)過改進(jìn)的視頻和圖像處理(VIP)套裝以及視頻接口IP——通過具有邊緣自適應(yīng)算法的Scaler II MegaCore功能以及新的AvalonStreaming (AvalonST)視頻監(jiān)視和跟蹤系統(tǒng)IP內(nèi)核，簡化了視頻處理應(yīng)用的開發(fā)。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于Internet的協(xié)作設(shè)計(jì)。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。第2章 設(shè)計(jì)環(huán)境 Quartus II 軟件簡介Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。很顯然，3位數(shù)的計(jì)數(shù)器最大可以顯示到999，4位數(shù)的最大可以顯示到9999。計(jì)數(shù)是一種最簡單基本的運(yùn)算，計(jì)數(shù)器就是實(shí)現(xiàn)這種運(yùn)算的邏輯電路，計(jì)數(shù)
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1