【正文】 最 后 我 還要感謝大學(xué)四年來(lái)所有 教育過(guò)我 的老師 和同學(xué) ， 感謝老師 為我打下 了電子 專(zhuān)業(yè) 方面 的基礎(chǔ)；感謝所有的同學(xué)們，正是因?yàn)橛辛四銈兊闹С趾凸膭?lì) ，此次 畢業(yè)設(shè)計(jì)才 能 順利完成。我的設(shè)計(jì)較為復(fù)雜煩瑣，但是 柴 老師仍然細(xì)心地糾正 設(shè)計(jì) 中的錯(cuò)誤。 32 參考文獻(xiàn) [1].馬明建 .數(shù)據(jù)采集與處理技術(shù) [M].武漢大學(xué)出版社 . [2].邵高平等 .高速全波列數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [J].微計(jì)算機(jī)信息， 1998年第四卷 01期 6870. [3]. Wang Lixin， Song Wei， Lu Chao． Implementation of hi29h speed real time data acquisition and transfer system[C]． 4th IEEE Conference on Digital Industrial Electronics and Applications， 2020： 382386． [4]. Li Shuqing， Wang Guanya． The Data Acquisition and Analysis System of Grating Geophone Based on FPGA[C]． Proceedings of the IEEE， International Conference on Automation and Logisfics， Jinan， China， 2020： 13781381． [5].褚建平，亓夫軍等．基于 FPGA的線陣 CCD數(shù)據(jù)采集系統(tǒng) [J]．電子設(shè)計(jì)應(yīng)用， 2020年 08期 4547． [6].徐海軍，葉衛(wèi)東． FPGA在高性能數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 [J]．計(jì)算機(jī)技術(shù)與應(yīng)用， 2020年第 25卷第 l期 4043． [7].徐鈞．基于 USB和 FPGA技術(shù)的高性能數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) [D]．南京理工大學(xué)． [8].唐洪亮 .基于 AD7416多點(diǎn)溫度測(cè)量系統(tǒng)的實(shí)現(xiàn) [J].湖北第二師范學(xué)院二學(xué)報(bào)， 2020年第 27卷第二期 8083. [9].張紅娜胡榮強(qiáng)胡合松 .基于 FPGA的液晶顯示接口設(shè)計(jì) [J].世界電子元件 2020年第 8卷 5658. [10].潘松黃繼業(yè) .EDA技術(shù)使用教程 [m].科學(xué)出版社 2020. [11].ALTERA Cyclone EP1C3T144 使用說(shuō)明書(shū) . [12].張志利 .基于 RS232協(xié)議的單片 機(jī)多級(jí)通信網(wǎng)絡(luò)研究 [J].自動(dòng)化技術(shù)與應(yīng)用 2020年第 28 卷 第 4期 5455. [13].黃智偉 .FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐 [M].北京電子工業(yè)出版社， 2020. [14].嚴(yán)天峰 .AD7416數(shù)字溫度傳感器及其應(yīng)用 [J]. 電子世界 ,2020年第六期 3435. [15].王峰，鄧銳 .I2C總線從器件接口的 FPGA實(shí)現(xiàn) [J].計(jì)算機(jī)與網(wǎng)絡(luò)， 2020年第四期 208209. [16].韓佩富 ,潘鋒 ,趙新秋 .基于 VHDL的異步串行通信電路設(shè)計(jì) [J].微電子技術(shù)， 2020年第 31卷第 4期 1618. [17].MAXIM +5VPowered, Multichannel RS232 Drivers/Receivers,194323,Rev 7b,11/97. [18].李海平 ,孔祥成 . FPGA的 UART設(shè)計(jì)和實(shí)現(xiàn) [J]. 中國(guó)科學(xué)院研究生院學(xué)報(bào) ， 2020年第 27卷 第 2期 3337. 33 致謝 經(jīng)過(guò)半年的忙碌和工作，本次畢業(yè)設(shè)計(jì)已經(jīng)接近尾聲 。展望未來(lái)， 新的模塊，新的功能需要在未來(lái)的研究中進(jìn)一步發(fā)掘出來(lái)。由于經(jīng)驗(yàn)的缺失以及水平限制，系統(tǒng)在 IO 口使用率和 FPGA 資源占有率上有很大不足。并利用它們對(duì)系統(tǒng)溫度值和電壓值進(jìn)行采樣，經(jīng)過(guò)一定處理后，通過(guò) LCD12232 顯示采樣值。 (4) 上位機(jī)界面控制軟件使用的是基于 VC 設(shè)計(jì)的串口調(diào)試工具，調(diào)試過(guò)程簡(jiǎn)單方便，測(cè)試結(jié)果可靠。經(jīng)過(guò)整個(gè)設(shè)計(jì)過(guò) 程，可以總結(jié)出以下幾點(diǎn)結(jié)論： (1) 溫度采集的芯片利用了 AD7416 溫度傳感器，此芯片的體積很小，并且成本低，也適合移動(dòng)和放置，這樣就可以節(jié)約很多空間以及成本。 30 論文總結(jié) 為了實(shí)現(xiàn)本設(shè)計(jì)數(shù)據(jù)采集和控制單元的低成本，高性能以及小型化設(shè)計(jì)，本設(shè)計(jì)結(jié)合工業(yè)應(yīng)用的實(shí)際需求和工作環(huán)境的要求，研究了溫度采集和異步串行通訊的原理，并采用了現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA 作為主控芯片（系統(tǒng)硬件實(shí)現(xiàn)采用復(fù)雜可編程器件 CPLD）。 圖 系統(tǒng)采樣結(jié)果 最后進(jìn)行了整系統(tǒng)綜合測(cè)試。因此溫度監(jiān)測(cè)結(jié)果正確。經(jīng)反復(fù)分析，我們發(fā)現(xiàn) AD7416 的貼片式溫度傳感器，它所測(cè)得的溫度，受開(kāi)發(fā)板影響非常大。 29 數(shù)據(jù)采集結(jié)果與分析 為了方便測(cè)試，首先進(jìn)行溫度采集測(cè)試。后來(lái)經(jīng)過(guò)反復(fù)檢查發(fā)現(xiàn)， MAX232 的供電電路的三極管被接錯(cuò)，下拉電阻焊錯(cuò)。確保系統(tǒng)在接上電源后，系統(tǒng)各部分供電正常。分析了仿真結(jié)果和測(cè)試結(jié)果，并且利用串口調(diào)試軟件對(duì)串口進(jìn)行了調(diào)試。從中我們可 以看出，系統(tǒng)占用了比較多的 IO 口，而底層的邏輯門(mén)電路則占用了 87%。而異步串行通信響應(yīng)快，易受周?chē)h(huán)境影響，無(wú)法做到與溫度、電壓的同步顯示。圖 為串口調(diào)試界面。通過(guò)上述的分析，我們不難得到結(jié)論，LCD12232 顯示模塊設(shè)計(jì)成功。從圖中我們可以清晰的看出，在 A0 為低電平的前 9個(gè) LCD 周期內(nèi)， FPGA 通過(guò)數(shù)據(jù)總線向 SED12232 寫(xiě)入了 8 條指令。 圖 LCD12232 模塊圖 圖 LCD12232 仿真結(jié)果 為了方便測(cè)試，我們將設(shè)計(jì)的 LCD 模塊簡(jiǎn)化，去掉數(shù)據(jù)選擇功能，仿真結(jié)果如圖 所示。并且當(dāng)電壓值改變后，自行更新監(jiān)測(cè)電壓值。我們可以觀察到，在一個(gè) ADC0809 周期內(nèi)（時(shí)長(zhǎng)約 400μ s) ,系統(tǒng)完成了 4 次采樣。 采樣模塊仿真與調(diào)試結(jié)果 將 節(jié)所設(shè)計(jì)的模塊代碼通過(guò) Quartus II 軟件進(jìn)行編譯，順利通過(guò)編譯后生成模塊圖。由圖可以看到， SCL 的仿真結(jié)果是高電平，根據(jù) I2C 總線協(xié)議， SCL 在閑時(shí)（因?yàn)榇藭r(shí)我們并未將數(shù)據(jù)總線與 AD7416 連接，因此系統(tǒng)總線為閑置態(tài)）為高電平， SDA 則無(wú)輸出，或輸出阻態(tài)。 將 節(jié)所設(shè)計(jì)的模塊代碼通過(guò) Quartus II 軟件進(jìn)行編譯，順利通過(guò)編譯后生成模塊圖。在 FPGA 的仿真中進(jìn)行功能仿真有兩種激勵(lì)的輸入方式，一種是傳統(tǒng)的波形輸入，另一種則是使用Testbench。最后將各個(gè)模塊綜合，得到了頂層模塊。 由代碼我們可以清晰的看出，我們?cè)O(shè)定了一個(gè) 8 位數(shù)據(jù)傳送禎，即 FPGA 在與上位機(jī)通信時(shí)，所發(fā)送或接收的數(shù)據(jù)一定是 8 位的。 DATA_IN : IN STD_LOGIC_VECTOR(7 downto 0)。此時(shí)我們便可以開(kāi)始針對(duì) FPGA和上位機(jī)進(jìn)行編程。 每幀信息由起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位組成。 圖 FPGA與 PC機(jī)的通訊框圖 異步串行通訊是一幀一幀進(jìn)行傳輸，幀與幀之間的間隙不固定，間隙處用空閑位（高電平）填補(bǔ)，每幀傳輸總是以邏輯 （低電平）狀態(tài)的起始位開(kāi)始，停止位結(jié)束。 在了解了 UART 通信后，我們開(kāi)始討論 PC 機(jī)與 FPGA 的通訊。當(dāng)信號(hào)監(jiān)測(cè)器監(jiān)測(cè)到新的數(shù)據(jù)（ RS232 輸入邏輯變?yōu)?0，即 RS232 傳輸協(xié)議 的起始位）就會(huì)觸發(fā)接收過(guò)程。而采用 MAX232 芯片為系統(tǒng)提供 RS232 電平成本低且效果好，因此，我們將主要的經(jīng)理投入到利用 FPGA 實(shí)現(xiàn) UART 異步通訊中去。所以采用此芯片接口的串行電路只需一個(gè)單 5V供電就可以了。 這里我們需要解決就是 RS232電平與 TTL/CMOS電平轉(zhuǎn)換問(wèn)題。 實(shí)現(xiàn) RS232 電平和 TTL/CMOS 電平轉(zhuǎn)換可以用接口芯片來(lái)實(shí)現(xiàn)，實(shí)現(xiàn)數(shù)據(jù)的串行到并行轉(zhuǎn)換用的是 UART，它們是實(shí)現(xiàn)串行通信必不可少的兩個(gè)部分。 END ENTITY LCD12232。 E1, E2 : OUT STD_LOGIC。 其接口部分代碼如下： ENTITY LCD12232 IS PORT( CLR,CLK : IN STD_LOGIC。因此我們將 SED1520顯示寄存器全部清零，實(shí)現(xiàn)清屏的效果。 LCD12232同樣采用通用串行通信方式。 通過(guò)實(shí)驗(yàn)我們得到結(jié)論：液晶顯示屏共有 2 屏（左、右屏）， 4 頁(yè)。列地址指針和頁(yè)地址寄存器組合唯一指定了顯示屏上的一個(gè)點(diǎn)。對(duì)于顯示開(kāi)關(guān)，當(dāng) X=1 時(shí)，顯示開(kāi)， X=0 時(shí)顯示關(guān)。 SED1520 控制指令有 13 條，在本次設(shè)計(jì)中我們只使用最常用的 8 條指令。為了方便數(shù)據(jù)監(jiān)測(cè)，并使的設(shè)計(jì)具有實(shí)用性，在本次設(shè)計(jì)中，加入 LCD12232模塊，用來(lái)顯示系統(tǒng)采集到的數(shù)據(jù)。 由于 ADC0809 采用通用串口通信方式。 when st4=next_state=st0。)THEN next_state=st3。其核心代碼如下： designed by L_YM and H_YS BEGIN CASE current_state IS when st0= next_state=st1。s。 end entity AD7416_I2C_TEST。 warning : out std_logic。 designed by H_YS and L_YM the ad7416 BLOCK entity AD7416_I2C_TEST is port ( clk_sys : in std_logic。 Dout : out std_logic_vector(9 downto 0)。 4x SCL input signals start,stop,read_1,write_1,ack_in : std_logic。部分代碼如下所示： designed by L_YM and H_YS the I2C BLOCK ENTITY simple_i2c IS PORT( clk : in std_logic。為此， I2C 數(shù)據(jù)總線上的數(shù)據(jù)傳輸要有一個(gè)較長(zhǎng)的起始過(guò)程加以引導(dǎo)。 S 表示起始信號(hào)， P 表示終止信號(hào)。但是，若主機(jī)希望繼續(xù)占用總線進(jìn)行新的數(shù)據(jù)傳送，則可以不產(chǎn)生終止信號(hào)，馬上再次發(fā)出起始信號(hào)對(duì)另一從機(jī)進(jìn)行尋址。由于某種原因從機(jī)不對(duì)主機(jī)尋址信號(hào)應(yīng)答時(shí)（如從機(jī)正在進(jìn)行實(shí)時(shí)性的處理工作而無(wú)法接收總線上的數(shù)據(jù)），它必須將數(shù)據(jù)線置于高電平，而由主機(jī)產(chǎn)生一個(gè)終止信號(hào)以結(jié)束總線的數(shù)據(jù)傳送。 14 圖 起始和終止信號(hào) I2C 規(guī)定每一個(gè)字節(jié)必須保證是 8 位長(zhǎng)度。接收器件收到一個(gè)完整的數(shù)據(jù)字節(jié)后，有可能需要完成一些其它工作，如處理內(nèi)部中斷服務(wù)等，可能無(wú)法立刻接收下一個(gè)字節(jié)，這時(shí)接收器件可以將SCL 線拉成低電平，從而使主機(jī)處于等待狀態(tài)。圖 描述了 I2C 總線關(guān)于數(shù)據(jù)位有效性的 規(guī)定。 I2