【正文】 end end UART 的接收模塊設(shè)計 用 VerilogHDL 語言設(shè)計 UART 的接收模塊功能， 圖 613 為 UART 接收模塊功能圖。 t=839。 t=t+839。d16: begin tx=datain[0]。b1。b1) begin case(t) 839。 end end UART 的發(fā)送模塊設(shè)計 用 VerilogHDL 語言設(shè)計 UART 的發(fā)送模塊功能， 圖 610 為發(fā)送模塊功能圖，如下圖所示。 end else begin wrsig=139。 wrsig=139。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 35 圖 69 UART 測試模塊仿真圖 由仿真圖 69 可知其結(jié)果與所設(shè)計的一致， UART 測試模塊得到驗證。d1。b0。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 34 t=t+1639。 圖 67 時鐘分頻 仿真 由仿真圖可知其結(jié)果與所設(shè)計的一致，分頻模塊得到驗證。為了能保證數(shù)據(jù)傳輸?shù)恼_性， UART 采用 16 倍的數(shù)據(jù)波特率時鐘進(jìn)行采樣。 數(shù) 據(jù) 寄 存 器 移 位 寄 存 器控 制 邏 輯波 特 率 時 鐘 發(fā) 送 器控 制 邏 輯數(shù) 據(jù) 寄 存 器 移 位 寄 存 器數(shù) 據(jù) I / O 緩 存器R X DT X D 圖 63UART 功能框 MAX232 設(shè)計 由于 RS232 的電氣特性與 FPGA 引腳不相同， 因此它們之間不能直接相連，對于 RS232 的數(shù)據(jù)線，當(dāng)為邏輯“ 1”時，對應(yīng)電平是 15V~3V；洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 32 當(dāng)為邏輯“ 0”時，對應(yīng)電平是 15V~3V。起始位和停止位的作用是使接收器能把局部時鐘與每個新開始接收的字符再同步。發(fā)送方在任何時刻將傳號變成空號，即 “1”跳變到 “O”，并持續(xù) 1 位時間表明發(fā)送方開始傳輸數(shù)據(jù)。因此，與 FPGA 相連之前必須進(jìn)行電平轉(zhuǎn)換，轉(zhuǎn)換原理如洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 30 圖 62 所示 。一般 UART 由專用芯片如 8250,16450 來實現(xiàn)，但專用芯片引腳都較多，內(nèi)含很多輔助功能，在實際使用時往往只需要用到 UART 的基本功能，使用專用芯片會造成資源浪費和本錢進(jìn)步。這樣，在該指令執(zhí)行成功以后，系統(tǒng)即可通過芯片的 PCM 接口傳送語音信號。 4. 建立 SCO（同步面向鏈接）鏈路（ Add_SCO_Connection） 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 29 由于 SCO 鏈接一般采用預(yù)留的時隙來傳輸數(shù)據(jù)分組，因此該鏈接方式類似于電路 交換連接。發(fā)起鏈接的 設(shè)備開始呼叫進(jìn)程，以建立與處于呼叫掃描模式的其他藍(lán)牙設(shè)備的鏈接。 2. 查詢設(shè)備（ Inquiry） 該指令可使藍(lán)牙設(shè)備進(jìn)入查詢模式，以用于搜索鄰近的藍(lán)牙設(shè)備。 (2)Set_Event_Filter： 該命 令用來通過主機指定不同的事件過濾器，以便使主控制器只發(fā)送與主機有關(guān)的事件。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 28 藍(lán)牙芯片操作 1. 芯片復(fù)位 Reset 該命令用于復(fù)位藍(lán)牙主控制器、鏈路管理器和無線設(shè)備。語音編碼可采用 CVSD（連續(xù)可變斜率增量調(diào)制）、u 律（ 8bit） 或 A 律（ 8bit） 三種調(diào)制方式。與該接口有關(guān)的有四個管腳，具體如下： (1)TxD(B5),RxD(A5):用于收發(fā)數(shù)據(jù)。與該接口有關(guān) 的管腳有： (1)D+（ B1） ， D（ B2） :用于數(shù)據(jù)傳輸 。另外， ROK 101 007 的VCC 電源典型值為 [19]。 3. 閃存 ROK 101 007 中的閃存以二進(jìn)制碼得格式存放在藍(lán)牙固件（ Firmware）洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 27 之中，它可以與基帶控制器交換數(shù)據(jù)、地址和控制信號。 (4)循環(huán)冗余校驗碼（ CRC） 生成及校驗 ?；鶐t負(fù)責(zé)處理底層的鏈路層功能。該模式中的 PBA31301/2 以 Radio ASIC 為基礎(chǔ)，且內(nèi)含環(huán)路濾波器（ Loop Filter）、壓控振蕩器（ VCO） 、天線過濾器（ Antenna Filter）、 RX 和 TX 變換器等六個操作模塊。該芯片是一個工作在 ~ 的 ISM 頻段得近距離微波射頻收發(fā)器。 圖 61 藍(lán)牙協(xié)議棧體系結(jié)構(gòu) 藍(lán)牙芯片 我們選擇 ROK 101 007 芯片與電腦相連接，它是一款適合于短距離通信的無線 /基帶模塊，該藍(lán)牙模塊集成度高，功耗小，完全兼容藍(lán)牙協(xié)議，可嵌入任何需要藍(lán)牙功能的設(shè)備中。在圖 61 中，HCI 位于 L2CAP 的下層，但 HCI 也可位于 L2CAP 上層。圖 61 顯示了所有協(xié)議之間的相互關(guān)系，但這種關(guān)系在某些應(yīng)用中是有變化的完整的協(xié)議棧包括藍(lán)牙專用協(xié)議已經(jīng)非專用協(xié)議。 藍(lán)牙協(xié)議體系結(jié)構(gòu) 藍(lán)牙技術(shù)規(guī)范的目的是使 符合該規(guī)范的各種應(yīng)用之間能夠?qū)崿F(xiàn)互操作。相反的是，因節(jié)點增加導(dǎo)致的沖突增大，是 的能耗效率很快降低，會浪費能量 3. 如果系統(tǒng)之間整體平均吞吐率可以比較的話， 中的 TCP 連洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 24 接之間的容量是不公平共享的。 藍(lán)牙跳頻技術(shù)可以使多個微網(wǎng)在近距離內(nèi)同時存在。由于藍(lán)牙采用無線接口來代替有線電纜連接，具有很強的移植性，并且適用于多種場合，加上該技術(shù)功耗低、對人體危害小，而且應(yīng)用簡單、容易實現(xiàn)，所以易于推廣 [17]。它的傳輸距離為 10cm10m，如果增加功率或是加上某些外設(shè)便可達(dá)到 100m 的傳輸距離。這些長線通常是從一個 CLB 模塊的末端一直通向另一個 CLB 模塊，而中間并不與某個開關(guān)矩陣相連。這些 CLB 可能彼此相互關(guān)聯(lián)，但又互相原理。這些連線使得那些因過于復(fù)雜而無法裝入某個單一 CLB的邏輯能夠被分開裝入多個 CLB） [16]。 互連資源 FPGA 的互連電路與 CPLD 的完全不同，但它卻非常類似于一個門陣列 ASIC 的互連電路。這些控制端允許 FPGA 輸出到大多數(shù)標(biāo)準(zhǔn)的 TTL 或 CMOS 器件。不幸的是，在一個 FPGA中傳遞時是全部延時的總量。 注意，邏輯輸出不需要通過觸發(fā)器。另外，還可能有額外的邏輯資源，像 ALU、存儲器和譯碼器[14]。這是一種有 240 個引腳 [13]。 99 年收購 Vantis（原AMD 子公司） ,2021 年收購 Lucent 微電子的 FPGA 部門，是世界第三大可編程邏輯器件供應(yīng)商。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 19 3. AMD 公司 該公司生產(chǎn) MACH 系列產(chǎn)品，常用芯片為 MACH4128和 MACH211SP15JC?？删幊踢壿嬈骷V闊的應(yīng)用前景備受業(yè)內(nèi)人士的矚目。用一片 FPGA 就可以代替許多分立器件，從而大大簡化了電路板的復(fù)雜程度。 圖 45FIFO 模塊管腳 下圖 46 為 Quartus II 仿真的結(jié)果圖，結(jié)果與所要求的一致。其典型值為 +5V(Vref(+)=+5V, Vref()=5V) ADC0809 模塊設(shè)計及 仿真 下圖 43 是由 VerilogHDL 所生成的 ADC0809 模塊管腳圖 。為三態(tài) 緩沖輸出形式，可以和單片機的洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 16 數(shù)據(jù)線直接相連。 ADC0809 的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。對應(yīng) ALE 上升沿， A、 B、 C 地址狀態(tài)送入地址鎖存器中 3. START—— 轉(zhuǎn)換啟動信號。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 14 圖 41ADC0809 引腳 ADC0809 的內(nèi)部邏輯結(jié)構(gòu)圖如下圖 42 所示 。 模數(shù)轉(zhuǎn)換器的主要參數(shù) 無論我們選擇那種 A/D 轉(zhuǎn)換器，都必須考慮以下幾個主要性能指標(biāo) : 1. 分辨率 2. 量程 3. 絕對誤差 4. 量化誤差 5. 偏移誤差 6. 轉(zhuǎn)換 速率 ADC0809 芯片 A/D 轉(zhuǎn)換器是數(shù)據(jù)采集電路的核心部件，正確選擇 A/D 轉(zhuǎn)換器是提高數(shù)據(jù)采集電路性價比的關(guān)鍵。 6. 流水線型 ADC 流水線型 ADC (pipeline)又稱為子區(qū)式 ADC，它由若干級級聯(lián)電路組成，每一級包括一個采樣 /保持放大器、一個低分辨率的 ADC 和 DAC 以及一個求和電路，其中求和電路還包括可提供增益的級間放大器。 5. ∑ △ 型 ADC 與一般的 ADC 不同， ∑ △型 ADC 不是直接根據(jù)抽樣數(shù)據(jù)的每一個樣值的大小進(jìn)行量化編碼，而是根據(jù)前一量值與后一量值的差值即所謂的增量的大小來進(jìn)行量化編碼。其優(yōu)點是 :分辨率高、功耗低、成本低。它的基本原理是通過兩次積分將輸入的模擬電壓轉(zhuǎn)換成與其平均值成正比的時間間隔。這一類型 ADC 的優(yōu)點 :轉(zhuǎn)換速率比較高，采樣速率可達(dá) 1MSPS； 與其它 ADC 相比，功耗相當(dāng)?shù)?； 轉(zhuǎn)換精度也比較高。這類ADC 的優(yōu)點是 :模數(shù)轉(zhuǎn)換速 度高 。它由 電阻分壓器、比較器、緩沖器及編碼器 四部分組成。這種傳感器是單片集成兩端感溫電流源，它的線性好、精度適中、靈敏度高、體積小、使用方便，在整個測溫范圍內(nèi)的誤差小于 ，具體數(shù)據(jù)如下 [7]： 1． 電源電壓： 4V~30V 2. 測溫范圍： 55℃ ~+150℃ 3． 溫度系數(shù)： 1uA/℃ 4． 輸出電阻 ： 710MΩ 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 11 第 4 章 A/D 轉(zhuǎn)換器 A/D 轉(zhuǎn)換器的選擇 隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展和計算技術(shù)在工業(yè)領(lǐng)域的廣泛應(yīng)用， A/D 轉(zhuǎn)換器的新設(shè)計思想和制造技術(shù)層出不窮。 (2)MAX6501/02/03/04 溫度監(jiān)控開關(guān) 。 (2)LM135/235/335 溫度傳感器 。 3. 模擬溫度傳感器 傳統(tǒng)的模擬溫度傳感器，如熱電偶、熱敏電阻和 RTDS 對溫度的監(jiān)控，在一些溫度范圍內(nèi)線性不好，需要進(jìn)行冷端補償或引線補償； 熱慣性 大，響應(yīng)時間 慢。在自動測量和控制中就可以用此值對所測腔底溫度（即介質(zhì)溫度）進(jìn)行修正而得到介質(zhì)的真實溫度。最為典型的附加反射鏡是半球反射鏡。在這些具體情況下，物體表面發(fā)射率的測量是相當(dāng)困難的。只有對黑體（吸收全部輻射并不反射光的物體）所測溫度才是真實溫度。這種儀表可用來測量運動物體、小目標(biāo)和熱容量小或溫度變化迅速（瞬變）對象的 表面溫度 ，也可用于測量溫度場的溫度分布。隨著低溫技術(shù)在國防工程、空間技術(shù)、冶金、電子、食品、醫(yī)藥和石油化工等部門的廣泛應(yīng)用和 超導(dǎo)技術(shù) 的研究，測量 120K 以下溫度的 低溫溫度計 得到了發(fā)展，如低溫 氣體溫度計 、蒸汽壓溫度計、 聲學(xué)溫度計 、順磁鹽溫度計、量子溫度計、低溫?zé)犭娮韬偷蜏販夭铍娕嫉?。在一定的測溫范圍內(nèi)，溫度計也可測量物體內(nèi)部的溫度分布。 洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 7 圖 24 數(shù)據(jù)傳輸 由 24 圖導(dǎo)出的 QuartusII 仿真圖如下 25 圖所示。 藍(lán)牙模塊主要完成 FPGA 與 PC 機的數(shù)據(jù)傳輸， 由藍(lán)牙模塊及相應(yīng)的電路組成 [5]。電路的整個時序由邏輯控制模塊協(xié)調(diào)控制。 溫 度 傳感 器A / D 轉(zhuǎn) 換 器 F P G A 藍(lán) 牙P C 上 位機圖 21 系統(tǒng)整體設(shè)計方案 整個系統(tǒng)由信號采集模塊、 A/D 轉(zhuǎn)換模塊、中心控制模塊 FPGA、藍(lán)牙模塊及外圍電路組成。目前，數(shù)據(jù)采集技術(shù)已廣泛應(yīng)用 于 工業(yè)控制 系統(tǒng) 、數(shù)據(jù)采集系統(tǒng)、測自動試系統(tǒng)、智能儀器儀表、遙感遙測、通訊設(shè)備、機器人、高檔家電 等方面。具體應(yīng)用如水、電、煤氣調(diào)度 SCADA系統(tǒng)，電力變電站綜合自動化系統(tǒng)等。利用“藍(lán)牙”技術(shù)，能夠有效的簡化移動通信終端設(shè)備之間的通信，也能夠成功的簡化設(shè)備與因特網(wǎng) Inter 之間的通信，從而數(shù)據(jù)傳輸變得更加迅速高效，為無線通信拓寬道路。由于該器件可以通過軟件編程而對其硬件的結(jié)洛陽理工學(xué)院畢業(yè)設(shè)計（論文） 3 構(gòu)和工作方式進(jìn)行重構(gòu) ，硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷，極大的改變了傳統(tǒng)的設(shè)計方法、設(shè)計過程，乃至設(shè)計觀念。 在電路設(shè)計上，傳統(tǒng)的采集系統(tǒng)多采用分離式的元器件，這樣的的系統(tǒng)，體積大、結(jié)構(gòu)復(fù)雜、開發(fā)調(diào)試周期長，而且穩(wěn)定性和抗干擾性都比較差。數(shù)據(jù)采集系統(tǒng)，它主要完成數(shù)據(jù)信息的采集、 A/D 轉(zhuǎn)換、數(shù)據(jù)存儲，然后通過藍(lán)牙接口電路將處理后的數(shù)據(jù)送入計算機作進(jìn)一步處理 ,實現(xiàn)無線數(shù)據(jù)傳輸、控制功能 。數(shù)據(jù)采集技術(shù)的發(fā)展離不開傳感器和計算機控制技術(shù)。 數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的模擬信號并轉(zhuǎn)換為計算機能識別的數(shù)字信號，然后送入計算機或相應(yīng)的信號處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計算和處理，得出所需要的數(shù)據(jù)。本系統(tǒng)中 FPGA控制處理是系統(tǒng)的核心部分，通過動作指令控制 前端調(diào)理模塊進(jìn)行數(shù)據(jù)采集，同時將采集到的數(shù)據(jù)經(jīng) FPGA 處理，由藍(lán)牙模塊將數(shù)據(jù)傳輸給上位機，由上位機完成后續(xù)的相應(yīng)處理工作。洛陽理工學(xué)院畢業(yè)設(shè)計（論文） I