【正文】 感謝我的導(dǎo)師XX教授，他們嚴(yán)謹(jǐn)細(xì)致、一絲不茍的作風(fēng)一直是我工作、學(xué)習(xí)中的榜樣；他們循循善誘的教導(dǎo)和不拘一格的思路給予我無盡的啟迪。我覺得自己最大的一個缺點就是很少和人交流，不懂的地方喜歡自己慢慢弄，這樣很是影響做事效率，雖然經(jīng)歷過挫折，最后還是把畢業(yè)設(shè)計給弄完了。而且以前學(xué)習(xí)過VHDL語言，對于學(xué)習(xí)Veilog語言也是一個基礎(chǔ)，使我容易上手，然后就是理解中語言的設(shè)計思路，在Veilog語言中他有的是硬件連接，可以用時鐘信號來處理很多問題，不像C語言那樣可以直接給出串行數(shù)據(jù)，在這我們只有根據(jù)時鐘信號一個一個數(shù)據(jù)的來處理我們想要發(fā)送的信號。在軟件實施方面它相對于ARM和單片機都難一點，但是他在時間的控制方面精確多了。但是由于低電平這是持續(xù)一個byte，之后fpga就開始了結(jié)束信號，變成了高電平。I2C協(xié)議的仿真圖： 圖51 I2C協(xié)議的仿真圖由圖中的的SCL信號和SDA信號我們可以知道SCL信號是由時鐘信號直接分頻而來的，而SDA信號則因為沒有地址信號而沒有輸出只有高電平。首先我們給出一個FPGA的一個驅(qū)動模塊然后再給出整個調(diào)用這個模塊，在驅(qū)動LCD時候是這樣定義接口的：module lcd1602_drive( input clk, // 50MHz時鐘 input rst_n, // 復(fù)位信號 // LCD1602 Input Value input [127:0] row1_val, // 第一行字符 input [127:0] row2_val, // 第二行字符// LCD1602 Interface output reg [ 7:0] lcd_data, // 數(shù)據(jù)總線 output lcd_e, // 使能信號 output reg lcd_rs, // 指令、數(shù)據(jù)選擇 output lcd_rw // 讀、寫選擇)。指令10：寫數(shù)據(jù)。指令6：功能設(shè)置命令DL：高電平時為4位總線，低電平時為8位總線 N：低電平時為單行顯示，高電平時雙行顯示 F: 低電平時顯示5x7的點陣字符，高電平時顯示5x10的點陣字符。指令3：光標(biāo)和顯示模式設(shè)置I/D：光標(biāo)移動方向，高電平右移，低電平左移 S:屏幕上所有文字是否左移或者右移。在了解引腳圖之后再看看LCD1602液晶模塊內(nèi)部的控制器共有11條控制指令，如下表所示：表44：LCD1602指令說明序號指令RSR/WD7D6D5D4D3D2D1D01清顯示00000000012光標(biāo)返回000000001*3置輸入模式00000001I/DS4顯示開/關(guān)控制0000001DCB5光標(biāo)或字符移位000001S/CR/L**6置功能00001DLNF**7置字符發(fā)生存貯器地址0001字符發(fā)生存貯器地址8置數(shù)據(jù)存貯器地址001顯示數(shù)據(jù)存貯器地址9讀忙標(biāo)志或地址01BF計數(shù)器地址10寫數(shù)到CGRAM或DDRAM）10要寫的數(shù)據(jù)內(nèi)容11從CGRAM或DDRAM讀數(shù)11讀出的數(shù)據(jù)內(nèi)容1602液晶模塊的讀寫操作、屏幕和光標(biāo)的操作都是通過指令編程來實現(xiàn)的。第6腳：E端為使能端，當(dāng)E端由高電平跳變成低電平時，液晶模塊執(zhí)行命令。第3腳：VL為液晶顯示器對比度調(diào)整端，接正電源時對比度最弱，接地時對比度最高，對比度過高時會產(chǎn)生“鬼影”，使用時可以通過一個10K的電位器調(diào)整對比度。通過以上9個字節(jié)數(shù)據(jù)的發(fā)送就可以得到我們想要的數(shù)據(jù)的結(jié)果，實現(xiàn)了數(shù)據(jù)信號的采集。第二個字節(jié)：0b0000000（指向轉(zhuǎn)換寄存器）。第三個字節(jié)：0b10000100（配置寄存器MSB標(biāo)記為寫）。他是一個四選一輸入的模數(shù)轉(zhuǎn)換器。然后把高八位和低八位的數(shù)字信號傳給DAC8571，在低八位數(shù)據(jù)的最后一個數(shù)據(jù)傳輸完成后有一個應(yīng)答信號，數(shù)模轉(zhuǎn)換就完成了，在更新數(shù)字輸入時，重復(fù)的輸入高八位和低八位數(shù)列，在每次輸完之后都期待一個應(yīng)答信號，在幾組數(shù)據(jù)數(shù)模轉(zhuǎn)換完成之后，主機就可以停止和DAC8571的通信，而DAC8571仍然能夠保持我們輸入的數(shù)字信號，所以就能夠達到穩(wěn)定LD光源的作用[14]。接下來我們討論下主機如何給從機一定的信號。 end else cstate = STOP1。 cstate = STOP1。4)然后就是結(jié)束信號：STOP1: begin if(`SCL_LOW) begin sda_link = 139。應(yīng)答信號的實現(xiàn)：ACK1: begin if(/*!sda*/`SCL_NEG) begin cstate = ADD2。 //送器件地址，從高位開始 end end // else if(`SCL_POS) db_r = {db_r[6:0],139。d7: sda_r = db_r[0]。d5: sda_r = db_r[2]。d3: sda_r = db_r[4]。d1: sda_r = db_r[6]。b1。b0。d0。 //num計數(shù)清零 end else cstate = START1。b0。在我們使用的I2C協(xié)議來驅(qū)動ADS1115和DAC8571時由于他們的狀態(tài)機都不止一個，我們就必須設(shè)計傳輸多個數(shù)據(jù)的狀態(tài)機。d0。 //時鐘脈沖寄存器always (posedge clk or negedge rst_n) if(!rst_n) t_delay = 939。最后是用FPGA來驅(qū)動這三個芯片（DAC8571，ADS1115，LCD1602）完成光電轉(zhuǎn)換數(shù)據(jù)采集和處理。然后用I2C協(xié)議驅(qū)動DAC8571，使光源能夠得到一個穩(wěn)定功率的光源LD，然后對ADS1115進行驅(qū)動使其能夠開始進行模數(shù)轉(zhuǎn)換，再把模數(shù)轉(zhuǎn)換后的數(shù)字信號傳輸給FPGA，通過在FPGA中設(shè)置一個查表模塊，使得到的一個比較穩(wěn)定的溫度值，然后再通過LCD1602顯示出來?！?布局布線：，即把設(shè)計好的邏輯安放到PLD/FPGA內(nèi)。 FPGA的通用設(shè)計過程● 文本編輯：用任何文本編輯器都可以進行，也可以用專用的HDL編輯環(huán)境。它既作為前一次數(shù)據(jù)傳輸?shù)慕Y(jié)束，又作為后一次傳輸?shù)拈_始。并且每個字節(jié)傳送時都是高位在前。接收器上用一位的ACK（回答信號）表明每一個字節(jié)都收到了。2）地址：主設(shè)備發(fā)送地址信息，包含7位的從設(shè)備地址和1位的指示位（表明讀或者寫，即數(shù)據(jù)流的方向）。在一次數(shù)據(jù)傳輸中，一個設(shè)備扮演臨時主控器，開始在它和一個有單一地址設(shè)備（從控器）之間的傳輸。I2C是多主控總線，所以任何一個設(shè)備都能像主控器一樣工作，并控制總線。是微電子通信控制領(lǐng)域廣泛采用的一種總線標(biāo)準(zhǔn)。這些全局時鐘線以一種被稱之為時鐘樹的結(jié)構(gòu)形式遍布整個器件。長線還可以在芯片當(dāng)中被用作總線。經(jīng)常的情況是，為了通過芯片傳遞信號，路徑的延時變得比邏輯門的延時還要大[11]。這些連線在到達開關(guān)矩陣之前經(jīng)過許多CLB。每一個CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。典型的閾值電壓為TTL或CMOS電平，以便于和TTL或CMOS器件相接口。 可編程輸入/輸出塊可配置I/O模塊適用于將信號傳送到芯片上，然后再將信號傳出芯片。正因為如此，多個CLB能夠，而且經(jīng)常被連接在一起，以實現(xiàn)復(fù)雜的布爾邏輯。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內(nèi)部的邏輯電路與外部資源之間的布線連接。3）連接邏輯塊的互聯(lián)資源，連線資源由各種長度的線段組成，也包括用于連接邏輯塊之間，邏輯塊與輸入輸出部分的可編程連接開關(guān)。目前Lattice公司在上海設(shè)有研發(fā)部門[8]。Altera 公司，該公司生產(chǎn)FPGA和EPLD，常用芯片為EPLD7000系列產(chǎn)品7128和FPGA10K系列產(chǎn)品10K10Lattice公司介紹：Lattice是ISP（在線可編程）技術(shù)的發(fā)明者，ISP技術(shù)極大的促進了PLD產(chǎn)品的發(fā)展，80年代和90年代初是其黃金時期，但很快被Xilinx，Altera超過。由于其內(nèi)部結(jié)構(gòu)的不同，目前應(yīng)用較廣泛的有CPLD和FPGA。下面介紹一下他的結(jié)構(gòu)、特點以及設(shè)計方法。3）體積小、重量輕液晶顯示器通過顯示屏上的電極控制液晶分子狀態(tài)來達到顯示的目的，在重量上比相同顯示面積的傳統(tǒng)顯示器要輕得多。所以方便使用和集成。C4）在實驗的時候我們要盡量的獲得更加精確實驗數(shù)據(jù)才能夠更好的減少批量生產(chǎn)的價格。2）它是I2C器件，可以通過I2C協(xié)議來實現(xiàn)驅(qū)動，方便集成處理；3）它使用的溫度范圍是40176。C 至 +125176。A（典型值），工作電壓低至2V[5]。 6）工作溫度范圍為40～+85攝氏度 。 2）具有轉(zhuǎn)換起停控制端。下面就這兩種類型的模數(shù)轉(zhuǎn)換器做一下對比。通過這三個模塊就能夠得到我們想要的信號外界一些參量的電信號。PIN型光電二極管：響應(yīng)頻率高，可高達10GHZ，響應(yīng)速度快，供電電壓低，工作十分穩(wěn)定。在光電導(dǎo)器件中常見的是光敏電阻，在光生伏特器件中比較常見的是硅光電二極管，PIN型光電二極管和APD雪崩二極管。外光電效應(yīng)：被光激發(fā)產(chǎn)生的電子溢出物質(zhì)表面，形成真空中的電子的現(xiàn)象。由此可以得出溫度值。在這個部分我們要用到的DAC8571實現(xiàn)方案圖如下：圖21 DAC8571驅(qū)動電路此為我們在放大部分用到了MAX4238，對從DAC8571獲得的電壓信號進行放大。 傳感模塊傳感模塊包括三個主要的部分，一個是光源LD，GE薄膜，PIN管。顯示模塊用于顯示此次設(shè)計中數(shù)據(jù)采集和處理的結(jié)果能夠以一個可以讓人看到的方式接收到。FPGA中心控制模塊由FPGA及其外圍電路組成。 整體設(shè)計方案提出系統(tǒng)整體設(shè)計方案，其系統(tǒng)框圖如圖1. 1所示。數(shù)據(jù)格式與LOTUS、Excel相兼容[1]。就直流電源還可以同時使用，斷電時可以自動切換至直流。262XA共有21路模擬輸入通道，它可以直接測量電壓、電流、溫度、頻率和電阻等，8路數(shù)字輸入/輸出可以用于數(shù)字信號的處理，另外4路可以用于報警輸入。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達、通訊、遙感遙測等各個領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。數(shù)據(jù)采集系統(tǒng)是計算機、智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。 optical data conversion 1 緒論隨著科學(xué)的飛速發(fā)展，人們對很多東西的要求越來越高，在生活當(dāng)中，很多電子產(chǎn)品都向著集成化的方向發(fā)展，F(xiàn)PGA的使用就是一個熱門的課題。研究結(jié)果表明，F(xiàn)PGA配合