【正文】 同時(shí)芯片可提供外部輸出控制端口在三端穩(wěn)壓集成電路領(lǐng)域具有廣泛的應(yīng)用。主控芯片 EP1C3T144 需要 V 和 的工作電壓。 圖 48 CY7C68013結(jié)構(gòu)框圖 電源設(shè)計(jì) 電源性能的好壞關(guān)系到整個(gè)采集系統(tǒng)的成敗。 EPO和 EP1 屬于小端點(diǎn)，他們是 64 字節(jié)端點(diǎn)，只能被 CPU 訪問(wèn)，不能夠直接與外部邏輯連接。所謂手動(dòng)就是固件程序進(jìn)行控制數(shù)據(jù)傳輸?shù)亩嗌倥c時(shí)間。 圖 47 JTAG配置模塊電路 設(shè)計(jì) USB 接口電路設(shè)計(jì) 接口電路主要完成的工作是 :把前端 A/D 采集變換后的數(shù)字量，數(shù)據(jù)緩存在 FIFO中，通過(guò) 總線傳送給計(jì)算機(jī)。工作時(shí)配置數(shù)據(jù)通過(guò) DATAO 引腳送入 FPGA，配置信息輸入 ASDI 引腳和 nCS引腳，配置數(shù)據(jù)被同步在 DCLK 輸入上， 1 個(gè)時(shí)鐘周期傳送 1 位數(shù)據(jù)。具體設(shè)計(jì)原理見(jiàn)圖 45。為了提高采集速度和充分利用可編程邏輯器件的特點(diǎn)，同時(shí)為了能直接進(jìn)行數(shù)據(jù)讀取，在設(shè)計(jì)時(shí)應(yīng)用了緩存 FIFO 模塊，該 FIFO 相當(dāng)于一個(gè)雙端口 RAM，一端輸入數(shù)據(jù)，另一端以相同的速度輸出數(shù)據(jù)，這樣使采集的數(shù)據(jù)能夠得到及時(shí)的傳輸，并用FPGA 實(shí)現(xiàn)對(duì) ADC與緩存之間進(jìn)行數(shù)據(jù)傳輸?shù)目刂啤? 依據(jù)設(shè)計(jì)需求和市場(chǎng)上相關(guān)可編程芯片的特點(diǎn)。 MODE 模式選擇 引腳，有輸出數(shù)碼制和時(shí)鐘信號(hào)穩(wěn)定兩種選擇。 VREF 參考電壓的輸入或輸出引腳。數(shù)據(jù)轉(zhuǎn)換部分的電路原理圖如圖 43 管 腳 功能說(shuō)明 AVSS、 AVDD 模擬地 和模擬電源，其中模擬電源工作電壓 5V. DRV S、 DRVDD 數(shù)字地和數(shù)字電源 BIT1~BIT12 12 位數(shù)據(jù)輸出，其中 BIT1 最高有效位而 BIT12 最低有效位。 OUTA VDD INA OUTB +INA INB VSS +INB 1 3 7 6 5 41 2 8 IN 5V +5V 15 表 41 AD9226管腳功能 數(shù)據(jù)轉(zhuǎn)換原理圖設(shè)計(jì) 數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中，被采集模擬信號(hào)以雙端差動(dòng)形式輸入，可以很好地處理無(wú)諧波失真，同時(shí)無(wú)雜散 動(dòng)態(tài)范圍 方面亦能得到滿足工作條件的性能指標(biāo)。 AD9226還具有較低的功耗 (475mw)和較高的信噪比 (69dB)； AD9226 采用直接二進(jìn)制碼輸出 12位的轉(zhuǎn)換數(shù)據(jù)，而設(shè)計(jì)者也可通過(guò)設(shè)置 MODE 引腳來(lái)采用二進(jìn)制碼補(bǔ)碼形式輸出數(shù)據(jù)。 主控芯片的選取 數(shù)據(jù)采集部分由 ADI 公司的一片 ADC 芯片和 Altera 公司的 FPGA 構(gòu)成。應(yīng)用運(yùn)放OPA2890 芯片作為電壓跟隨器可 以對(duì)輸入信號(hào)進(jìn)行很好的隔離效果，因?yàn)檩斎胱杩垢?，輸出阻抗低是跟隨器的主要特點(diǎn)，電壓隔離器輸出電壓近似輸入電壓幅度，前級(jí)電路表現(xiàn)為高阻抗?fàn)顟B(tài)，而對(duì)后級(jí)電路體現(xiàn)為低阻抗?fàn)顟B(tài)，因而對(duì)前后級(jí)電路起到“隔離”作用。選用運(yùn)放器件的參數(shù)主要考慮輸入阻抗的因素，整個(gè)信號(hào)調(diào)理電路采用 V 供電，根據(jù)信號(hào)類型將全部模擬信 號(hào)調(diào)理到合適的范圍內(nèi) ,以便充分利用 A/D 的輸入動(dòng)態(tài)范圍來(lái)實(shí)現(xiàn)自適應(yīng)采集。 4 系統(tǒng)硬件設(shè)計(jì) 硬件整體設(shè)計(jì) 本設(shè)計(jì)的硬件電路包括信號(hào)調(diào)理電路、數(shù)據(jù)轉(zhuǎn)換電路、 FPGA 邏輯控制電路 , USB總線接口電路和電源電路五個(gè)部分。 Lab VIEW 作為一個(gè)面向最終用戶的軟件，應(yīng)用它可以提高設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)的效率， Lab VIEW 具有豐富的數(shù)據(jù)采集、分析及存儲(chǔ)的庫(kù)函數(shù) 。 PLL 模塊主要是為系統(tǒng)提供可編程時(shí)鐘信號(hào)。本設(shè)計(jì)主控芯片選用的是 Altera 公司生產(chǎn)的。應(yīng)用 Lab VIEW 編寫上位機(jī)界面，用來(lái)顯示和處理經(jīng) USB 總線傳輸過(guò)來(lái)的數(shù)據(jù)。 軟件系統(tǒng) 系統(tǒng)軟件設(shè)計(jì)工作由 FPGA 的功能邏輯控制和 Lab VIEW 軟件程序設(shè)計(jì)兩大部分組成。一般系統(tǒng)設(shè)計(jì)中數(shù)據(jù)緩存大多選用外置專用的 FIFO 芯片，在本設(shè)計(jì)中利用 FPGA 存儲(chǔ)單兀多的特性，使用 FPGA 內(nèi)嵌的 IP功能模塊設(shè)計(jì)了 FIFO 緩存電路，這樣可以減少硬件的投入，縮短開(kāi)發(fā)周期和降低設(shè)計(jì)成本。當(dāng)前市場(chǎng)上供應(yīng) USB芯片的公司很多，比較有代表性的 USB 接口芯片包括 CYPRESS 公司的 EZUSB 系列， CMD 公司的 USB0670 系列和 TI 公司的 TUSB204613 等。 USB 通信接口 USB 即通用串行總線 (Universal Serial Bus），最早出現(xiàn)于 1994 年，是一種外部總線標(biāo)準(zhǔn)，主要應(yīng)用在 PC領(lǐng)域的接口技術(shù)，目的是統(tǒng)一電腦與外部設(shè)備的連接和通訊，USB 具有能獨(dú)立供電 ,使用方便，支持設(shè)備的即插即用和熱插拔功能，并且通信速度很快 ,當(dāng)前最新的 理論上傳輸速度能夠達(dá)到 5Gbps，現(xiàn)在非常流行、技術(shù)成熟且應(yīng)用廣泛的 的數(shù)據(jù)傳輸速度最高也能達(dá)到 480Mbit/s。由于采用流水線結(jié)構(gòu)，其采樣速率也 65Msps。 FPGA 的集成度很高，其集成門數(shù)從數(shù)萬(wàn)到千萬(wàn)級(jí)不等，在組合邏輯電路和時(shí)序邏輯電路設(shè)計(jì)中具有很大的優(yōu)勢(shì)。繪制電路原理圖并制板 。 信號(hào) 輸 入 信號(hào) 調(diào)理 電路 A/D 轉(zhuǎn)換 器 FPGA FIFO 緩存 USB 總線 P C ADC 控制 模塊 FIFO 控制 模塊 USB 接口控制模塊 DATA DATA DATA CLK1 CLK2 圖 31所示 FPGA時(shí)序 邏輯控制 8 的采樣分辨率 。系統(tǒng)原理框圖如圖 31所示。系統(tǒng)采用 40MHz 晶振輸入，通過(guò) FPGA 設(shè)計(jì)的鎖相環(huán)和分頻電路可以產(chǎn)生不同的時(shí)鐘輸出，提供系統(tǒng)工作需要。 封裝產(chǎn)生的電源管腳與地管腳之間的電感，比如減短管腳焊接連線長(zhǎng)度，盡量在電路板上進(jìn)行大面積鋪銅。 如果是供電電壓壓降問(wèn)題 ,可通過(guò)以下幾個(gè)方面給予解決 : ，要選擇正確的鋪地和管腳焊接方式 ,盡量加粗電源線和地線， 使線路的阻抗較小 ,從而使電源電流通路良好。電源完整性是電路系統(tǒng)中特定電源及地與理想狀態(tài)的接 近程度。二是如何調(diào)整傳輸電路使信號(hào)完整性更加優(yōu)良。 在設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)時(shí)，由于采集電壓的范圍、待測(cè)高頻信號(hào)的性質(zhì)和 A/D 采樣速率較高的原因，經(jīng)電路調(diào)試和 FPGA 時(shí)序仿真，得到當(dāng) A/D采樣的頻率是最高輸入信號(hào)的四倍以上時(shí)，可以很好的完成數(shù)據(jù)轉(zhuǎn)換功能。 奈奎斯特采樣定理 奈奎斯特采樣定理是 :對(duì)一個(gè)具有有限頻譜的連 續(xù)信； x(t)進(jìn)行采樣，當(dāng)采樣頻率為 fs? 2fc，由采樣后得到的采樣信號(hào) x(nTs)能無(wú)失真地恢復(fù)為原信 。模數(shù)轉(zhuǎn)換電路 作為采樣通道的核心， 它是限制系統(tǒng)采集速度和精度的主要因素，因此在設(shè)計(jì)過(guò)程中需要重點(diǎn)考慮。為了充分利用 ADC 的滿量程分辨率，放大器電路的功能是把來(lái)自前端的微弱的模擬信號(hào)放大。 2 數(shù)據(jù)采集與電路設(shè)計(jì) 數(shù)據(jù)采集理論分析 將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或打印的過(guò)程稱為數(shù)據(jù)采集，分為采樣和量化兩個(gè)步驟，而實(shí)現(xiàn)相應(yīng)功能的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)(Data Acquisition System)。 4 ， 結(jié)合當(dāng)前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù) 采集系統(tǒng)的總體設(shè)計(jì)方案。以實(shí)現(xiàn)對(duì)模擬高頻信號(hào)的處理和控制。 數(shù)據(jù)采集的應(yīng)用和發(fā)展 從數(shù)據(jù)采集現(xiàn)有儀器和技術(shù)來(lái)看，具備低速、低分辨率的數(shù)據(jù)采集技術(shù)發(fā)展已經(jīng)很成熟，實(shí)現(xiàn)相對(duì)容易，利用單片 DAC, ADC 即可實(shí)現(xiàn)穩(wěn)定性和可靠性都很優(yōu)良的采集器，而高速、高分辨率的采集系統(tǒng)由于受到所用 器件和技術(shù)的限制，產(chǎn)品相對(duì)較少。美國(guó) Signaled 公司推出的 PDA12A 采集卡的采樣速率為 125Msps、分辨率為 12bit。美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的 ADC08X300 芯片， 8位采樣精度，采樣速率最大能夠達(dá)到 3Gsps。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。依此本課題將對(duì)基于 FPGA 的高速數(shù)據(jù)采集系統(tǒng)進(jìn)行研究和設(shè)計(jì)。 現(xiàn)場(chǎng)可編程邏輯門陣列 (FPGA:Field Programmable Gate Array）是一種新型高性能的可編程邏輯器件。在低速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中 MCU 常作為 CPU 來(lái)實(shí)現(xiàn)系統(tǒng)的功能。專用處理器在工業(yè)控制的相關(guān)領(lǐng)域應(yīng)用較為廣泛。新的磁盤陣列 RAID。對(duì)于許多行業(yè)，傳統(tǒng)的設(shè)備已經(jīng)不能滿足需求。 Universal Serial Bus。 USB。系統(tǒng)體積小、攜帶方便，可以應(yīng)用于工業(yè)測(cè)控、通信、醫(yī)療等信號(hào)處理領(lǐng)域，具有很高的性價(jià)比和較廣泛的應(yīng)用前景。硬件設(shè)計(jì)主要包括電源電路、 FIFO 存儲(chǔ)模塊、 AD 采樣及調(diào)理 電路和 USB 接口電路的分析與設(shè)計(jì) 。在工業(yè)生產(chǎn)和科學(xué)研究中，對(duì)數(shù)據(jù)采集系統(tǒng)的性能 要求越來(lái)越高，具備更高采集精度和速度的數(shù)據(jù)采集系統(tǒng)越來(lái)越受到青睞。4649. [15] 周軍，李廣波，董強(qiáng) .基于 FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [C].中國(guó)電機(jī)工程學(xué)會(huì) .中 國(guó)電機(jī)工程學(xué)會(huì)第十屆青年學(xué)術(shù)會(huì)議，吉林 2020:21442147. [16] 劉昌偉，邵左文，畢文 .基于 Lab VIEW的 USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [J] 世界電子元器件， 2020(12)。 6. 將編譯通過(guò)的程序下載 到檢測(cè)好的硬件電路上進(jìn)行各模塊調(diào)試。 2. 對(duì)設(shè)計(jì)中需要用到的器件進(jìn)行選型，詳細(xì)了解并翻閱其規(guī)格說(shuō)明書。也就是說(shuō) FPGA 產(chǎn)生數(shù)據(jù)采集、信號(hào)調(diào)理、 FIFO 和所需的全部控制信號(hào)。 5. 定義了各種二級(jí)中斷向量和描述符的數(shù)據(jù)結(jié)構(gòu)。實(shí)際上它是整個(gè)工程執(zhí)行的主程序 main（）。利用 CY7C68013 的 USB 接口功能與 FPGA 實(shí)現(xiàn)的 FIFO 實(shí)現(xiàn)數(shù)據(jù)的傳送。本設(shè)計(jì)中 USB 接口電路設(shè)計(jì)采用 Cypress公司的 CY7C68013 芯片，該芯片內(nèi)置了一個(gè)增強(qiáng)型 8051 控制器，主要用于接收AD 轉(zhuǎn)換器傳送的采集數(shù)據(jù)并按 USB 傳送給 PC 主機(jī) 。系統(tǒng)所需要的電壓有 5V、 、 ， 、 電壓通過(guò)穩(wěn)壓芯片 CY7C68013 得 到。 FPGA芯片采用 CY7C68013芯片、設(shè)計(jì)與 接口芯片采用。 ，對(duì)系統(tǒng)進(jìn)行軟件設(shè)計(jì)，研究基于 Lab VIEW 的 系統(tǒng)上位機(jī)界面設(shè)計(jì)及用 VHDL 實(shí)現(xiàn)系統(tǒng)時(shí)序控制功能。 三、 本課題的研究?jī)?nèi)容 ，分析課題的目的和發(fā)展意義，分析課題所具有 的優(yōu)勢(shì)，介紹課題的研究?jī)?nèi)容。美國(guó) Signatec 公司推出的 PDA12A 采集卡的采樣速率為 125Msps、分辨率為 12bit。美國(guó)國(guó)家半導(dǎo)體公司生 產(chǎn)的 ADC08X300 芯片， 8 位采樣精度，采樣速率最大能夠達(dá)到 3Gsps。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速 度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。而高端領(lǐng)域基于服務(wù)器的磁盤陣列等的數(shù)據(jù)存儲(chǔ)，主要應(yīng)用于電信、金融等民用領(lǐng)域，存儲(chǔ)速率雖然較高，價(jià)格也是極其高昂的。 隨著科技與信息技術(shù)不斷發(fā)展，使得信 息采集、傳輸和存儲(chǔ)的速度不斷提高，數(shù)據(jù)存儲(chǔ)的容量不斷加大。 9 根據(jù)采樣 AD芯片采用 AD9226，該芯片單電源供電采集 10 系統(tǒng)的聯(lián) 調(diào) 完成撰寫畢業(yè)論文所需工作，并制作 PPT。 3 初步完成開(kāi)題報(bào)告 。 4. 完成畢業(yè)設(shè)計(jì)論文，字?jǐn)?shù)不少于 10000 字。 3. 理清論文的總體思路，完成主要的研究工作： 1) 以 CY7C68013 為核心，設(shè)計(jì)一個(gè) FPGA 的最小系統(tǒng)，并在此基礎(chǔ)上通過(guò)編寫VHDL 程序進(jìn)行系統(tǒng)的開(kāi)發(fā)。 1. 培養(yǎng)學(xué)生通過(guò)圖書館、互聯(lián)網(wǎng)等資源查閱相關(guān)資料（包括外文資料），訓(xùn)練學(xué)生自主獲得知識(shí)的能力和自學(xué)能力； 2. 培養(yǎng)學(xué)生把所學(xué)的知識(shí)用于實(shí)踐并引申到相關(guān)專業(yè)知識(shí)上， 鍛煉出自學(xué)能力； 3. 鍛煉學(xué)生外文閱讀及翻譯能力； 4. 鍛煉學(xué)生的自我創(chuàng)新能力； 5. 在書寫論文的過(guò)程中，鍛煉學(xué)生的語(yǔ)言組織能力、邏輯思維能力、辦公軟件使用的能力； 6. 培養(yǎng)學(xué)生與人合作、相互交流的能力。 武漢紡織大學(xué) 畢業(yè)設(shè)計(jì)（論文）任務(wù)書 課題名稱： 基于 FPGA 的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì) 完成期限： 2020 年 3 月 2 日至 2020 年 5 月 25 日 學(xué)院名稱 電子與電氣工程學(xué)院 專業(yè)班級(jí) 電子 082 學(xué)生姓名 陳 明 秀 學(xué) 號(hào) 0803741084 指導(dǎo)老師 王 駿 指導(dǎo)教師職稱 講 師 學(xué)院領(lǐng)導(dǎo)小組組長(zhǎng)簽字