【正文】 圖 67偏置模塊版圖 輸出模塊版圖 輸出模塊的版圖設計是按照原理圖中這部分的設計完成的，輸出模塊的版圖如圖 68所示。 值得著重提出的是在搭建電路過程中不同的線之間不允許重疊，輸入與輸出通過其中 Input和 Mentalpoly進行連接，實現(xiàn)了不同金屬層之間的連接。設計完成之后也需要進行 DRC規(guī)則檢測，檢查無誤后說明搭建的電路在規(guī)則檢查中沒有問題，不存在設計上的規(guī)則錯誤 。然后進行 LVS進行比對，需要的器件在版圖中與 TSpice輸出 list進行比對確定版圖設計中的器件與原理圖中器件具有相同的規(guī)格，參數(shù)相等，這樣才能保證版圖設計的合理正確。 28 圖 66輸出模塊版圖 整體模塊版圖 最后整體布局把之前單獨檢查過正確的模塊進行金屬層布線，也需要注意不能交叉，布線完成后也需要進行 DRC規(guī)則檢查。檢查沒有錯誤提示之后然后進行 LVS比對，這樣比對的結果基本上能通過。因為在單獨模塊版圖設計中與原理圖都能進行匹配。最終整體的版圖設計如圖 69所示 。本版圖設計是全差分 CMOS運算放大器的設計，由于運算放大器的全差分結構，使得電路中大部分 MOS 管均是成對出現(xiàn)的，版圖中設計對于對稱性有著較高的要求。在進行具體版圖設計的時候必須考慮到對稱性以及 MOS管之間匹配的要求。還有就是版圖中電容電阻的設計過程中，由于電容和電阻主要是電路的補償模塊，因此電容和電阻的設計需要進行詳細的分析。不僅僅是結構上的合理，而且精度上也有很高的要求。 29 圖 69總體版圖設計 LVS 版圖比對 版圖比對是設計的最后一步，在完成版圖設計之后需 要把版圖與電路原理圖進行對比，對比的結果直接關系到版圖設計是否符合設計要求，是不是和原理圖一樣能完成原理圖分析中所得到的結果。半途比對應用到了 LVS軟件，前面對該軟件有過簡單的介紹。只需要在 LVS中添加進兩個需要比對的文件，然后進行參數(shù)的設定，包括一些需要比對的器件等設置。軟件設置界面如圖 610。 圖 610 LVS比對設置 30 設置完成后進行比對，比對的結果如圖 611。 圖 611版圖比對 由圖 611 可以看出比對完成后版圖中的器件和原 理圖中設計的器件完全符合，因此可以得到版圖設計符合設計要求。 31 7 結論 本文 引言 首先 介紹了集成運算放大器的發(fā)展史和主要的應用。之后的兩章分別介紹了 Tanner 軟件以及加工的工藝流程 ， 之后 詳細研究了 全差分高增益、寬帶寬CMOS運算跨導放大器設計的 基本原理 和設計方案 。 分析三種運放結構之后，根據需要的性能指標并且針對各種結構的優(yōu)缺點不同，最終確定了一種折疊式共源共柵結構級聯(lián)形式的設計方案，在提高增益的同時保證了輸出擺幅的設計。在設計功能實現(xiàn)的過程中通過修改管子寬長比的比值。最終實現(xiàn)了各種性能 基本符合要求的設計。 本設計雖然實現(xiàn)了 運算放大器 的基本功能，但是與市場上流行的 運算放大器 相比，仍然存在很多需要改進的地方，例如 帶寬明顯不夠 ， 版圖設計不太規(guī)范 等。這些不足之處制約了本設計的廣泛應用性，但是，任何系統(tǒng)都是由功能少、不完善的系統(tǒng)向功能完善的系統(tǒng)慢慢發(fā)展的， 性能也會越來越好 。 未來的運算放大器會擁有良好的性能的。 為了獲得較高的性能價格比，設計 運算放大器 時 也 不能盲目的追求高級的復雜的方案。在滿足性能指標的前提下，應盡可能的采用簡單方案，因為簡單方案意味著元器件少、可靠性高、資源利用率高 、功耗低 ，從而就 比較經濟。如果將一個成熟的電路系統(tǒng)用一個較簡單的工具等將它完完全全的表現(xiàn)出來，那么它的市場前景將是很大的。 32 參考文獻 [1] 朱臻，王濤，易婷等 . 一種用于高速 A/D轉換器的全差分、低功耗 CMOS運算跨導放大器[J]. 復旦學報 (自然科學版 ).2021,2, 40(1) [2] 李楊先 . 一種高增益 CMOS全差分運算放大器的設計 [J]. 電子設計 , 2021,12 [3] 廖裕評 .《 Tanner Pro 集成電路設計與布局實戰(zhàn)技術》 [M].科學出版社 , 2021,07 [4] 馮乙引 . 高精度運算放大器 LMC6062/6082及其應用 [J]. 國外電子元器件， 2021,12 [5] 劉豐 . CMOS高性能運算放大器的分析與設計 [J]. 蘭州大學碩士學位論文 ,2021,1 [6] 來新泉 .《專用集成電路設計基礎教程》 [M]. 西安電子科技出版社 , 2021,10 [7] 翟艷 . 低壓低功耗 CMOS rail to rail運算放大器設計研究 [D].西安電子科技大學 .2021,45 [8] （美）韋斯特 ,（美）哈里斯 .《 CMOS超大規(guī)模集成電路設計（第四版 ） 》 [M].電 子工業(yè)出 版社 , 2021,08 [9] 池寶勇 .《 CMOS射頻集成電路分析與設計》 [M].電子工業(yè)出版社 , 2021,02 [10] （美）拉扎維，陳桂燦等譯 .《模擬 CMOS集成電路設計》 [M].西安交通大學出版社 , 2021,02 [11] 鐘文耀，鄭美珠 .《 CMOS電路模擬與設計：基于 Hspice》 [M].科學出版社 , 2021,07 [12]（美） R. Jacob Baker著，張雅麗等譯 .《 CMOS集成電路設計手冊 (第 3版 模擬電路篇 ） 》 [M]. 人民郵電出版社 , 2021,04 [13]（美） Amir ，王志華，李冬梅，楊東譯 .《雙極型與 CMOS放大器分析》 [M]. 科學出版社 , 2021,11 [14]（美）佛朗哥（ Franco， S.）著，劉樹棠，朱茂林，榮玫譯《基于運算放大器和模擬集成電 路的電路設計》 [M].西安交通大學出版社 , 2021,02 [15]（美）科特爾，（美）曼西尼 .《運算放大器權威指南 (第 3版 )》 [M].人民郵電出版社 , 2021,10 [16]（日）內山明治，村野靖著，陳鏡超譯 .《運算放大器電路》 [M].科學出版社 , 2021,01 [17]（日）岡村廸夫 著，王玲 等譯 .《 OP放大電路設計》 [M].科學出版社 , 2021,09 [18] 曾慶貴，姜玉稀 .《集成電路版圖設計教程》 [M].電子工業(yè)出版社 , 2021,03 [19] 王穎 .《集成電路版圖設計與 Tanner EDA工具的使用》 [M].西安電子科技大學出版社 , 2021,05 [20]（美）塞因特著，李偉華，孫偉鋒譯 .《集成電路版圖基礎 :實用指南》 [M].清華大學出版社 , 2021,10 33 附錄 1 運算放大器 Spice 輸出語句： * SPICE list written by SEdit Win32 * Written on May 18, 2021 at 17:00:46 * Waveform probing mands .probe .options probefilename= + probesdbfile=C:\Users\張文碩 \Desktop\bishe\ + probetopmodule=Module0 .SUBCKT pianzhi1 vbias1 vbias2 vbias3 Gnd Vdd M14 vbias2 vbias1 N8 Gnd NMOS L=3u W=2u AD=66p PD=24u AS=66p PS=24u M15 N8 vbias2 Gnd Gnd NMOS L=2u W=4u AD=66p PD=24u AS=66p PS=24u M13 vbias1 vbias3 Vdd Vdd PMOS L=1u W=18u AD=66p PD=24u AS=66p PS=24u M16 vbias3 vbias3 Vdd Vdd PMOS L=1u W= AD=66p PD=24u AS=66p PS=24u R2 vbias1 vbias2 47k TC=, iref vbias3 Gnd 10uA .ENDS .SUBCKT shuchub c vbias2 vout Gnd Vdd C1 vout Gnd 5pF M12 vout vbias2 Gnd Gnd NMOS L=2u W=77u AD=66p PD=24u AS=66p PS=24u M11 vout c Vdd Vdd PMOS L=1u W=38u AD=66p PD=24u AS=66p PS=24u .ENDS .SUBCKT zhudianlu12 c vbias1 vbias2 vbias3 vin1 vin2 Gnd Vdd M5 N21 vbias2 Gnd Gnd NMOS L=2u W=33u AD=66p PD=24u AS=66p PS=24u M6 N17 vbias2 Gnd Gnd NMOS L=2u W=33u AD=66p PD=24u AS=66p PS=24u M3 c vbias1 N21 Gnd NMOS L=3u W=44u AD=66p PD=24u AS=66p PS=24u 34 M4 N19 vbias1 N17 Gnd NMOS L=3u W=44u AD=66p PD=24u AS=66p PS=24u M2 N21 vin2 N1 Vdd PMOS L=1u W=150u AD=66p PD=24u AS=66p PS=24u M1 N17 vin1 N1 Vdd PMOS L=1u W=150u AD=66p PD=24u AS=66p PS=24u M7 c N19 N39 Vdd PMOS L=3u W=90u AD=66p PD=24u AS=66p PS=24u M8 N45 N19 N35 Vdd PMOS L=3u W=90u AD=66p PD=24u AS=66p PS=24u M9 N39 N45 Vdd Vdd PMOS L=3u W=33u AD=66p PD=24u AS=66p PS=24u M10 N35 N45 Vdd Vdd PMOS L=3u W=33u AD=66p PD=24u AS=66p PS=24u M0 N1 vbias3 Vdd Vdd PMOS L=1u W=120u AD=66p PD=24u AS=66p PS=24u R1 N45 N19 2k TC=, .ENDS * Main circuit: Module0 Cm N6 vout 1pF Xpianzhi1_1 N2 N4 N1 Gnd Vdd pianzhi1 Rm N7 N6 TC=, Xshuchub_1 N7 N4 vout Gnd Vdd shuchub vcc N8 N3 AC vdd Vdd Gnd vd N8 Gnd Xzhudianlu12_1 N7 N2 N4 N1 N8 N3 Gnd Vdd zhudianlu12 * End of main circuit: Module0 35 附錄 2 噪聲特性仿真 . .include E:\ .ac dec 10 100meg .noise V(Vout,GND)vdd .print noise onoise 功耗特性仿真 .print ac vdb(Vout) .temp 20 .power vdd .print p(vdd) .op .dc temp 20 90 1 .include E:\ .ac dec 10 1hz 1ghz 交流特性仿真 .include E:\ .ac dec 10 1hz 1ghz .print ac vdb(Vout) 瞬態(tài)特性仿真 .tran/op 20n 50u method=bdf .print tran v(vout) v(vin)