【正文】 器版圖設計 Cadence使用說明（1）在命令行中鍵入以下命令icfbamp。↙（回車鍵），其中amp。表示后天工作。icfb調出Cadence軟件。； （2） File菜單在File菜單下，主要的菜單項有New、Open、Exit等。Library（庫）的地位相當于文件夾，它用來存放一整個設計的所有數(shù)據(jù)，像一些單元以及子單元中的多種視圖。Cell可以是一個簡單的單元，像一個與非門，也可以是比較復雜的單元。New菜單項的子菜單下有Library、Cellview兩項。Library項打開New Library窗口。① 建立庫（library）：窗口分Library和Technology File兩部分。Library部分有Name和Directory兩項，分別輸入要建立的Library的名稱和路徑。如果只建立進行SPICE模擬的線路圖，Technology部分選擇Don’t need a techfile選項。如果在庫中要創(chuàng)立掩膜版或其它的物理數(shù)據(jù)（即要建立除了schematic外的一些view），則須選擇Compile a new techfile (建立新的techfile)或Attach to an existing techfile（使用原有的techfile）。② 建立單元文件，在Library Name中選擇存放新文件的庫，在Cell Name中輸入名稱，然后在Tool選項中選擇Composer—schematic。當然在Tool工具中還有很多別的工具，常用的象Composer—symbol、virtuoso—layout等，分別建立的是symbol、layout的視圖。在Library path file中，是系統(tǒng)自建的library path file文件的路徑及名稱。建立新cell 點擊OK就進入virtuoso editing窗口，如下圖 Cadence 編譯環(huán)境修改最小引動距離，與工藝有關方便后期制作。按e打開Display Options修改X Snap spacing和Y Snap spacing 。 版圖設計在畫版圖之前，我們先回顧下版圖的分層與連接。大多數(shù)的電路版圖有四種基本分層類型：（1） 導體：這些層是導電層，因為他們能夠傳送信號電壓。擴散區(qū)、金屬層、多晶硅以及阱層都屬于此類。（2） 隔離層：這些層是用于隔離的層，它在垂直方向和水平方向上將各個導電層互相隔離開來。無論是在垂直方向還是再水平方向上都需要進行隔離，以此來避免個別電氣節(jié)點之間產生“短路”現(xiàn)象。（3） 接觸和通孔：這些層用于確定絕緣層上的切口。絕緣層用于隔離，并且允許上下層通過切口或“接觸”孔進行連接，像金屬通孔或者接觸孔就是這類的例子。（4） 注入層：這些層并不明確的規(guī)定一個新的分層或者接觸，而是去定值或改變已經存在的導體的性質。例如，PMOS晶體管和NMOS晶體管的擴散區(qū)或有源區(qū)是同時被確定的。P+掩膜用于創(chuàng)建P+注入區(qū)，它可以通過使用P型注入而使某一擴散區(qū)成為P型區(qū)。以上四種類型的層結合起來使用，就可以創(chuàng)建晶體管器件、電阻、電容以及互連。 CMOS運放版圖 差動放大器版圖這里我們主要介紹差動放大器的版圖。差動放大器要求很好的對稱性和匹配性。而此差動管又是由兩個管子構成的。所以我在這里使用了四方交叉的方式來畫著兩個管子。四方交叉非常適合用于兩個管子需要高度對稱的情況。我們將每個管子一分為二，然后把他們按通過一共心點的對角線方向布置。每條對角線方向上的兩個半并聯(lián)了起來，所以這兩半合在一起就像一個器件那樣工作。四方交叉看起來就像是一個四方盒子。這一技術之所以稱為四方交叉是因為它由四個部分，并且相互交叉放置。共心技術對減少在集成電路中存在的熱或工藝的線性梯度影響非常有效。 差動放大器版圖 CMOS運放總版圖 CMOS運放總版圖 小結 本節(jié)主要介紹了Cadence的使用方法，使大家對Cadence有一個初步的了解。最后介紹了CMOS運放的最終版圖。通過這一章的學習，我們應該能夠使用Cadence繪制簡單的電路版圖。第6章 總 結集成電路是一種將“路”和“管”緊密結合的器件，它以半導體單晶硅為芯片，采用專門的制造工藝，把晶體管，場效應管，二極管，電阻和電容等元件及他們之間的連線所組成的完整電路制作在一起，使之具有特定的功能。集成放大電路最初多用于各種模擬信號的運算，故被稱為集成運算放大電路，簡稱集成運放。而CMOS集成運算放大電路即為采用CMOS工藝制造而成的集成運放。集成運放電路由四部分組成，包括輸入級，輸出級，中間級和偏置電路。輸入級又稱為前置級，它往往是一個雙端輸入的高性能差分放大電路。一般要求其輸入電阻高，差模放大倍數(shù)大，抑制共模信號的能力強，靜態(tài)電流小。輸入級的好壞直接影響集成運放的大多數(shù)性能參數(shù)。輸出級應具有電壓線性范圍寬，輸出電阻小（即帶負載能力強），非線性失真小等特點。中間級是整個放大電路的主放大器，其作用是使集成運放具有較強的放大能力，多采用共射或共源放大電路，一般以恒流源作為負載。偏置電路用于設置集成運放各放大電路的靜態(tài)工作點，集成運放多采用電流源電路為各級提供合適的靜態(tài)工作電流，從而確定了合適的靜態(tài)工作點。在繪制版圖時，首先，需要對電路無論是電氣方面還是在物理方面都有一個全面的了解。了解電路應當怎樣才能達到電氣要求，將使我們能正確的選擇采用什么樣的尺寸和版圖技術。第二，需要對電路的制造過程非常熟悉——即對在工藝中如何制造每一個部件及如何用它們了如指掌。此外，應當把電路圖的數(shù)據(jù)庫看作是芯片設計文件的主要來源。這樣才能使我們再版圖的繪制中減少重復性的工作。使我們的版圖設計更加出色。本文依據(jù)基本CMOS集成運算放大電路的設計指標及電路特點，繪制了基本電路圖，用Spectre進行仿真模擬，從模擬的結果中推導出各個參量和其決定因素之間的關系，從而確定出符合設計指標所的版圖幾何尺寸以及工藝參數(shù)，建立出從性能指標到版圖設計的優(yōu)化路徑。運算放大器的版圖設計，是模擬集成電路版圖設計的典型，利用Spectre對設計初稿加以模擬，然后對不符合設計目標的參數(shù)加以修改，重復這一過程，最終得到優(yōu)化設計方案。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設計以及版圖的DRC、LVS驗證。參考文獻[1]Christopher Saint/Judy ——實用指南[M].李偉華，孫偉峰，：清華大學出版社，[2] Christopher Saint/Judy ——基礎版圖設計[M].周潤德，金申美，：清華大學出版社，[3]Alan （第二版）[M].張為等，：電子工業(yè)出版社，[4][M]. [5][M].北京:[6]、布局與仿真[M].北京：[7]廖欲評，[M].北京：[8].[M]致謝詞歷時將近三個月的時間終于將這篇論文寫完，在論文的寫作過程中遇到了無數(shù)的困難和障礙，都在同學和老師的幫助下度過了。尤其要強烈感謝我的論文指導老師—XXX老師，在每次設計遇到問題時老師不辭辛苦的講解才使得我的設計順利的進行。從設計的選題到資料的搜集直至最后設計的修改的整個過程中，花費了老師很多的寶貴時間和精力，在此向導師表示衷心地感謝！導師嚴謹?shù)闹螌W態(tài)度，開拓進取的精神和高度的責任心都將使學生受益終生不厭其煩的幫助進行論文的修改和改進。另外，在校圖書館查找資料的時候，圖書館的老師也給我提供了很多方面的支持與幫助。在此向幫助和指導過我的各位老師表示最中心的感謝！感謝這篇論文所涉及到的各位學者。本文引用了數(shù)位學者的研究文獻，如果沒有各位學者的研究成果的幫助和啟發(fā)，我將很難完成本篇論文的寫作。感謝我的同學和朋友，在我寫論文的過程中給予我了很多你問素材，還在論文的撰寫和排版燈過程中提供熱情的幫助。由于我的學術水平有限，所寫論文難免有不足之處，懇請各位老師和學友批評和指正！