【導讀】隨著大規(guī)模集成電路及計算機技術的迅速發(fā)展，以及人工智能在控制技。術方面的廣泛運用，智能設備有了很大的發(fā)展，是現(xiàn)代科技發(fā)展的主流方向。本文介紹的是基于EDA技術設計交通燈系統(tǒng)的一種方案。本設計就是針對交通信號燈控制器的設計問題，提出了基于VHDL語言。通過對系統(tǒng)進行結構分析，塊，最終形成用于自動控制十字路口的交通燈和計時器的交通燈控制器。最后給出的仿真結果可知，該交通燈控制器實現(xiàn)了預期目標。

　　

【正文】 tl:=0100。 v:=39。139。 gb=39。139。 y=39。039。 ga=39。039。 r=39。039。 else if not(th=0000 and tl=0001) then if tl=0000 then tl:=1001。 th:=th1。 else tl:=tl1。 //tl 減 1； end if。 else 西安交通大學城市學院本科生畢業(yè)設計 （論文） th:=0000。 tl:=0000。 v:=39。039。 state:=yellowb。 //計時器開始計時，此時十位為 2，個位為 4，直到本次 計時結束，只有由東轉南的綠燈點亮，其余保持熄滅狀態(tài)；期間當計時器的十位不為 0 和個位不為 1時，若個位循環(huán)到 0 時，則個位自動變?yōu)?9，十位自減 1，繼續(xù)循環(huán)，否則個位一直自減 1；當此次計時結束，即十位和各位均顯示 0 時，下次計時開始，由東轉南的黃燈開始點亮； end if。 end if。 when yellowb=if v=39。039。 then //由東轉南的黃燈的描述； th:=0000。 tl:=0100。 v:=39。139。 y=39。139。 gb=39。039。 r=39。039。 ga=39。039。 else if not(th=0000 and tl=0001) then if tl=0000 then tl:=1001。 th:=th1。 else tl:=tl1。 //tl減 1 end if。 else th:=0000。 tl:=0000。 v:=39。039。 state:=red。 //計時器開始計時，此時十位為 0，個位為 4，即 5S，直到本次計時結束，只有由東轉南的黃燈點亮，其余保持熄滅狀態(tài)；期間當計時器的個位一直自減 1；當此次計時結束，即十位和個位都顯示 0 時，下次計時開始，道路東口的紅燈點交通燈系統(tǒng)的設計 亮； end if。 end if。 when red=if v=39。039。 then 道路東口的紅燈的描述； th:=0101。 tl:=1001。 v:=39。139。 r=39。139。 ga=39。039。 y=39。039。 gb=39。039。 else if not(th=0000 and tl=0001) then if tl=0000 then tl:=1001。 th:=th1。 else tl:=tl1。 end if。 else th:=0000。 tl:=0000。 v:=39。039。 state:=greena。 //計時器開始計時，此時十位為 5，個位為 9，即 59S，直到本次計時結束，只有道路東口的紅燈點亮，其余保持熄滅狀態(tài)；期間當計時器的十位不為 0 和個位不為 1 時，若個位 循環(huán)到 0 時，則個位自動變?yōu)?9，十位自減 1，繼續(xù)循環(huán)，否則個位一直自減 1；當此次計時結束，即十位和各位均顯示 0 時，下次計時開始，由東向西的綠燈開始點亮； end if。 end if。 道路東口的一次循環(huán)結束； end case。 //結束 case 語句； end if。 end if。 timh=th。 西安交通大學城市學院本科生畢業(yè)設計 （論文） timl=tl。 //經過 δ 延時后， timh=th,timl=tl； a=timh amp。 timl。 //經過 δ 延時后， a=timh amp。 timl。 end process。 end controla_arc。 控制模塊 B 圖 37 控制模塊 B VHDL 源程序與控制模塊 A 相似，在此不再描述。 分頻模塊 該模塊的功能是將時鐘 5000 分頻，得到占空比為 1： 1 的方波，用于緊急情況時的倒計時閃爍。 輸入信號為 CLKIN,輸出信號為 CLKOU。 圖 38 分頻模塊 VHDL 程序如下： library ieee。 use 。 //庫說明； entity fenpin is //實體說明； port(clkin:in std_logic。 clkout:out std_logic)。 end fenpin。 architecture fenpin_arc of fenpin is //開始結構體說明； 交通燈系統(tǒng)的設計 begin process(clkin) //當輸入 clkin 發(fā)生變化時，程序開始執(zhí) 行； variable i:integer range 0 to 2499。 //定義一個整數(shù)變量 i，由于時鐘 5000 分頻，占空比為 1： 1，所以兩分頻為0 to 2499 和 2499 to 0； variable v:std_logic。 //定義一個 std_logic 變量 v,當為高電平時 v=1，低電平時 v=0,v 隨 clkin 輸入后的信號變化而變化，最終等于輸出信號 clkout。 begin if clkin39。event and clkin=39。139。 then if i=2499 then i:=0。 v:=not v。 //clkin 處于上升沿時， i=2499 時， i由高電平變?yōu)榈碗娖剑?i=0,同時 v進行取反， v 等于 v的非； else i:=i+1。 //i加 1； end if。 end if。 clkout=v。 //當 i 不等于 2499 時，在 clkin 處于上升沿時， i 自加 1， v不取反；經過 δ延時后 ,clkout=v； end process。 end fenpin_arc 譯碼顯示模塊 將計數(shù)模塊輸出的 BCD 碼譯成相應的 7 段數(shù)碼驅動值，從而控制東西、南北方向的數(shù)碼管，使其顯示交通燈的倒計時間。 輸入信號為 th,tl 合并后的 a，輸出為 cb。 譯碼顯示模塊 A 西安交通大學城市學院本科生畢業(yè)設計 （論文） 圖 39 譯碼顯示模塊 A 其 VHDL 源程序如下： library ieee。 use 。 //庫說明； entity convert_display is //實體說明； port(a:in std_logic_vector(3 downto 0)。 //輸入信號 a 為 4 位的 std_logic_vector 數(shù)據(jù)類型； cb0,cb1,cb2,cb3,cb4,cb5,cb6:out std_logic)。 end convert_display。 architecture convert_display_arc of convert_display is //開始結構體說明； begin process(a) //當輸入 a 發(fā)生變化時，程序開始執(zhí)行； variable tmp:std_logic_vector(6 downto 0)。 //定義一個 7 位的 std_logic_vector 數(shù)據(jù)類型變量 tmp； begin case a is when 0000=tmp:=0111111。 when 0001=tmp:=0000110。 when 0010=tmp:=1011011。 when 0011=tmp:=1001111。 when 0100=tmp:=1100110。 when 0101=tmp:=1101101。 when 0110=tmp:=1111100。 when 0111=tmp:=0000111。 when 1000=tmp:=1111111。 when others=tmp:=1101111。 //除以上 10 種狀態(tài)以外的其它狀態(tài)均為無效狀態(tài)； end case。 //結束 case 語句； cb0=tmp(0)。 cb1=tmp(1)。 cb2=tmp(2)。 cb3=tmp(3)。 cb4=tmp(4)。 cb5=tmp(5)。 cb6=tmp(6)。 交通燈系統(tǒng)的設計 //經過 δ 延時后， cb0 等于 tmp 的第一位， cb1 等于 tmp 的第二位， cb2 等于tmp 的第三位， cb3 等于 tmp 的第四位， cb4 等于 tmp 的第五位， cb5 等于 tmp的第六位 ,cb6 等于 tmp 的第七位； end process。 end convert_display_arc。 譯碼顯示模塊 B 圖 310 譯碼顯示模塊 B 其 VHDL 源程序與譯碼顯示模塊 B 相似，不再描 述。 原理構成框圖 圖 311 原理構成框圖 交通燈控制器采用模塊化設計，包括控制模塊、分頻模塊、譯碼顯示模塊等