【正文】 圖 板級 系統(tǒng) 框圖 芯片級系統(tǒng)由 總線接口模塊 、復(fù)位控制模塊 、中斷控制模塊、定時(shí)器模塊、IO 控制模塊、編碼器計(jì)數(shù)器模塊和驅(qū)動器控制器模塊構(gòu)成。其中 總線接口模塊負(fù)責(zé) 提供 FPGA 內(nèi)部功能模塊與 ARM 外部總線的接口 ， 復(fù)位控制模塊 為 FPGA內(nèi)部功能模塊提供復(fù)位信號 ， 中斷控制模塊 用于 處理 FPGA 內(nèi)部功能模塊的中斷信號 ， 定時(shí)器模塊 為脈沖發(fā)生器提供定時(shí)信號 ， IO 控制模塊 用于 控制順序控制IO， 鍵盤掃描 模塊 負(fù)責(zé) 控制 10 10 鍵盤的掃描 ， 編碼器 計(jì)數(shù)器模塊 用于檢測主軸和手輪的碼盤信號 ， 驅(qū)動器控制器 模塊 用于產(chǎn)生、檢測電機(jī)驅(qū)動器的信號 等 8個(gè)模塊 構(gòu)成。 整個(gè) 結(jié)構(gòu)框圖如圖 所示。 總 線 接 口復(fù) 位 控 制 中 斷 控 制 定 時(shí) 器 I O 控 制編 碼 器 計(jì) 數(shù) 器編 碼 器 計(jì) 數(shù) 器驅(qū) 動 器 控 制 器驅(qū) 動 器 控 制 器驅(qū) 動 器 控 制 器 鍵 盤 掃 描C P U電 機(jī) 驅(qū) 動 器 接 口 編 碼 器 接 口 鍵 盤 接 口I O 接 口 圖 芯片級 系統(tǒng) 框圖 北京航空航天大學(xué)學(xué)位論文 22 板級功能劃分 微處理器 子系統(tǒng) 微處理器 子系統(tǒng)包括 ARM 子系統(tǒng)、存儲器子系統(tǒng)和 LCD 接口、通信接口和串行接口 ，組成框圖如圖 所示。 A R M存 儲 器L C D 接 口通 信 接 口 并 行 接 口串 行 接 口P C 機(jī) F P G AL C DD A 轉(zhuǎn) 換 器 圖 微處理器 子 系統(tǒng) 框圖 其中， ARM 是一種嵌入式處理器， 主要負(fù)責(zé)運(yùn)算，存儲器負(fù)責(zé)程序和數(shù)據(jù)的存儲以及文件系統(tǒng)，通信接口負(fù)責(zé)加工程序的下載和上傳，并行接口實(shí)現(xiàn)與FPGA 的通信，串行接口實(shí)現(xiàn)對 DA 轉(zhuǎn)換器的控制。 存儲器子系統(tǒng) 包括 FLASH、 SDRAM 和 NVRAM。 FLASH 存儲 程序 和文件 ，SDRAM 存儲 系統(tǒng)運(yùn)行時(shí)的 程序和數(shù)據(jù)， NVRAM 存儲 實(shí)時(shí)的系統(tǒng)狀態(tài) 。 通信接口實(shí)現(xiàn)與 PC機(jī) 的基于 RS232標(biāo)準(zhǔn)的數(shù)據(jù)通信。 并行接口實(shí)現(xiàn)與 FPGA的數(shù)據(jù)通信，串行接口實(shí)現(xiàn)對 DA 轉(zhuǎn)換器控制。 FPGA 子系統(tǒng) FPGA 子系統(tǒng)包括 FPGA、 配置 電路 、下載 接口、 并行 接口，組成框圖如圖 所示。 北京航空航天大學(xué)學(xué)位論文 23 P C 機(jī)F P G A并 行 接 口配 置 器 件下 載 接 口C P U信 號 隔 離 與 轉(zhuǎn) 換鍵 盤 圖 FPGA 子系統(tǒng) 框圖 配置 器件用于 在上電時(shí)配置 FPGA，下載接口用于燒寫配制器件和直接配置FPGA，并行接口實(shí)現(xiàn)與 CPU子系統(tǒng)的通信 。 DA 轉(zhuǎn)換子系統(tǒng) DA 轉(zhuǎn)換子系統(tǒng) 由隔離器件、 DA 轉(zhuǎn)換器和運(yùn)放組成 ，框圖如圖 所示。 D A 轉(zhuǎn) 換隔 離 器 件C P U 運(yùn) 放 變 頻 器 圖 DA 轉(zhuǎn)換 子系統(tǒng) 框圖 隔離器件在 CPU和 DA 轉(zhuǎn)換器之間，屬于數(shù)字隔離方式，與使用模 擬光耦或者隔離運(yùn)放相比較，可以降低成本、提高精度，雖然實(shí)際系統(tǒng)模擬輸出的刷新速度會有一些影響，但是對于本系統(tǒng)還是可以滿足要求的。 信號隔離與轉(zhuǎn)換子系統(tǒng) 信號隔離與轉(zhuǎn)換子系統(tǒng) 由低速 量輸出隔離 ，功率放大，低速輸入隔離， 高速輸出隔離，單端－差分轉(zhuǎn)換，高速輸入隔離，差分－單端轉(zhuǎn)換組成，框圖如圖 所示。 功 率 放 大高 速 輸 出 隔 離F P G A單 端 － 差 分 轉(zhuǎn) 換 電 機(jī) 驅(qū) 動 器主 軸 編 碼 器手 輪 編 碼 器繼 電 器開 關(guān)差 分 － 單 端 轉(zhuǎn) 換高 速 輸 入 隔 離低 速 輸 入 隔 離低 速 輸 出 隔 離 北京航空航天大學(xué)學(xué)位論文 24 圖 信號隔離與轉(zhuǎn)換 子系統(tǒng) 框圖 電源 子系統(tǒng) 新型的 CPU和 FPGA 的內(nèi)核電壓一般都使是 ， IO 電壓一般都使是 ，高速光耦一般也需要 5V電壓。 根據(jù)要求，要使用現(xiàn)有的 980T 系統(tǒng)的開光電源，該電源可以提供 5V，＋－ 12V和 24V 電源 。因此，需要電源模塊使用 5V產(chǎn)生 和 ， 為了隔離的需要，還要 使用 24V 產(chǎn)生另外的一個(gè) 5V。 芯片級功能劃分 總線接口模塊 CPU是通過自己的外部總線與 FPGA 進(jìn)行通信的，因此 FPGA 需要對 CPU的總線信號進(jìn)行分析 ，然后進(jìn)行 CPU所需要的操作 。 這就需要 總線接口模塊實(shí)現(xiàn)對 CPU的外部總線的處理， 根據(jù)地址產(chǎn)生 其他各個(gè)模塊內(nèi)的寄存器的讀寫信號 ，各個(gè)模塊再根據(jù)這些的 讀寫信號進(jìn)行寄存器數(shù)據(jù)的改變或者輸出 。 復(fù)位控制模塊 由于 FPGA的特點(diǎn)決定了在 FPGA上電完成配置以后 ， 對于 很多 型號的 FPGA其內(nèi)部 狀態(tài)是 不定的，而且 不同型號的 FPGA 配置完成所需要的時(shí)間也是不同的。 因此，根據(jù)外部信號進(jìn)行復(fù)位也是 比較麻煩的。 而如果 FPGA 的內(nèi)部處于 不定狀態(tài)的話 ，本系統(tǒng)所需要的 IO 口的輸出也是不定的，這樣有可能在 CPU 對其IO 控制邏輯進(jìn)行訪問以前會輸出有效的輸出，從而造成 機(jī)床的運(yùn)動，這顯然是不允許的。 因此，需要有一個(gè) 復(fù)位控制模塊 ，使 FPGA 在配置完畢后自動進(jìn)入特定狀態(tài)，在這 種狀態(tài)下，所有的輸出都是無效的。 而且可以通過 當(dāng) CPU對這一 模塊的 訪問 ，使 FPGA 進(jìn)入正常的工作狀態(tài)。 同時(shí)，鑒于 FPGA 的配置方法使其配置信息比較容易被竊取， 還可以將這個(gè)模塊 用于知識產(chǎn)權(quán)的保護(hù)，仿制竊取。 北京航空航天大學(xué)學(xué)位論文 25 中斷控制模塊 在 FPGA 里，定時(shí)器模塊、鍵盤掃描、編碼器計(jì)數(shù)器和 驅(qū)動器控制器 都 會產(chǎn)生中斷信號 ，共計(jì) 7 個(gè)中斷信號。但是 CPU的外部中斷口線有限，所以需要 FPGA有一個(gè)中斷控制器，將這 7 個(gè)中斷信號變?yōu)橐粋€(gè)中斷信號送往 CPU。 定時(shí)器模塊 本系統(tǒng)已經(jīng)計(jì)劃采用 uC/OSII 操作系統(tǒng)，雖然 uC/OSII 是專門用于控制的 實(shí)時(shí) 操作系統(tǒng)， 但是 從外部中斷發(fā)生到 任務(wù)切換完成仍然需要一定的時(shí)間，在 進(jìn)行高速高精 加工時(shí)與不使用操作系統(tǒng)的控制軟件相比是一個(gè)劣勢，為了 使 本系統(tǒng)有足夠的性能提升空間，在 FPGA 內(nèi)設(shè)計(jì)了 定時(shí)器模塊和脈沖數(shù)據(jù)緩沖功能。 定時(shí)器模塊可以產(chǎn)生高精度的中斷信號，這個(gè)中斷可以為 3 個(gè)驅(qū)動器控制模塊提供準(zhǔn)確的時(shí)間，配合脈沖數(shù)據(jù)的緩沖功能，驅(qū)動器控制器模塊可以立刻開始下一輪的細(xì)插補(bǔ)工作 。同時(shí)這個(gè)中斷信號 會被發(fā)往 CPU，然后 CPU 將新的數(shù)據(jù)寫入 FPGA。 這樣 降低了對 CPU定時(shí)器 和 實(shí)時(shí)任務(wù)切換的依賴性， 提 高了脈沖的時(shí)間精度。 鍵盤掃描模塊 控制 10X10 的掃描鍵盤， 具有自動掃描、去抖、連續(xù)按鍵功能。當(dāng)檢測到按鈕按下時(shí)，將掃描碼存入到寄存器內(nèi)，同時(shí)產(chǎn)生一個(gè)中斷信號。 編碼器 計(jì)數(shù)器模塊 一般的脈沖編碼器輸出的是 一對 正交編碼信號 和一個(gè)一轉(zhuǎn)信號 。 編碼器 計(jì)數(shù)器模塊 要實(shí)現(xiàn)對正交編碼信號的 譯碼和計(jì)數(shù) ， 計(jì)數(shù) 結(jié)果要放在模塊的寄存器內(nèi)，隨時(shí)供 CPU讀取。 驅(qū)動器控制 模塊 驅(qū)動器控制 模塊 是芯片級系統(tǒng)里最重要的部分了，她實(shí)現(xiàn)細(xì)插補(bǔ)功能，同時(shí)還要 檢測和控制一些驅(qū)動器的 IO 信號。 目前的電機(jī)驅(qū)動器已經(jīng)開始 大范圍的交北京航空航天大學(xué)學(xué)位論文 26 流化，通常都可以接受脈沖 /方向形式的控制信號。 因此，這個(gè)模塊 的主要工作就是 要 以 CPU指定的頻率發(fā)送指定數(shù)量的信號。 . 8 IO 控制模塊 目前計(jì)劃的功能只是簡單的實(shí)現(xiàn) IO 口的擴(kuò)展。 將來對系統(tǒng)升級的時(shí)候可能會加入簡單的 PLC 功能。 北京航空航天大學(xué)學(xué)位論文 27 第 三 章 板級硬件設(shè)計(jì) 板級設(shè)計(jì)的原則 模塊化設(shè)計(jì) 無論是原理 圖設(shè)計(jì) ，還是 PCB 設(shè)計(jì)，都 要遵守 模塊 化 設(shè)計(jì)的思想。 原理 圖模塊化 可以 使設(shè)計(jì)思路清晰 ， 原理易于掌握， 差錯容易 。 PCB 模塊化 則對于調(diào)試 和 可靠性 的提高 都有很大好處。 而且 模塊化 設(shè)計(jì) 對于 系統(tǒng) 以 后的維護(hù)、升級都有很多 方便 。 盡量基于成熟的設(shè)計(jì) 與 廣州數(shù)控的 980T 系統(tǒng)比較，在總體結(jié)構(gòu)和功能上是類似的，除了 CPU、 FPGA和 DA 外，接口電路和電源都沒有很大變化。 在 CPU和 FPGA的選型的時(shí)候要盡量選取 自己有過 使用 經(jīng)驗(yàn) 的器件 。 這樣保證了 可以 集中 精力抓主要矛盾，保證了項(xiàng)目的順利進(jìn)行。 可重構(gòu)原則 本系統(tǒng)采用的 FPGA 要 具有在系統(tǒng)可編程－也就是 ISP（ In System Programmable）的能力，因此當(dāng)一套產(chǎn)品生產(chǎn)出來以后，還可以改變 FPGA 內(nèi)部的邏輯從而實(shí)現(xiàn) FPGA 功能 的改變 。 CPU 系統(tǒng) 也 要 具有在系統(tǒng)燒寫 FLASH 的能力， 這樣可以在 不 動器件的情況下改變 存儲的程序 ， 從而 改變 軟件 系統(tǒng)的功能 。 此外，為了將來可能出現(xiàn)的較大規(guī)模的升級，比如添加電機(jī)控制閉環(huán)功能 ，或者要求能夠多控制一臺驅(qū)動器，還需要將 FPGA 的一部分 備用 IO 功能的接口電路 用背板的形式處理 ， 這樣將來需要使用這些 IO 口的時(shí)候，可以只添加一塊新的 就口電路 背板，而不需要重新設(shè)計(jì)整個(gè)主板。 北京航空航天大學(xué)學(xué)位論文 28 兼容性原則 由于本項(xiàng)目的特點(diǎn)，為了 加快開發(fā)速度和便于以后生產(chǎn)， 要 盡量 按照 980T的現(xiàn)有部件 ，比如機(jī)箱、開關(guān)電源、 LCD、 接口 電路的器件、接口插件 等的標(biāo)準(zhǔn)去設(shè)計(jì) ，也就是除了控制核心以外，其他的部分都 要 盡量 與 980T 系統(tǒng)兼容 。 這樣設(shè)計(jì)出來的系統(tǒng) 可以 直接 使用現(xiàn)有的 部件 和硬件測試系統(tǒng) ，能夠大大的方便后期的調(diào)試 和產(chǎn)品化 工作 。 性能分析與初步設(shè)計(jì) CPU 計(jì)算能力 雖然 CPU的計(jì)算能力可以比較準(zhǔn)確的估計(jì)，但是由于實(shí)際使用時(shí)的算法不同，所以估計(jì)結(jié)果與最終體現(xiàn)出來的結(jié)果會有很大差距。由于我們以前沒有過具體的測試，所以只能根據(jù)現(xiàn)有系統(tǒng)的計(jì)算能力與實(shí)際實(shí)現(xiàn)結(jié)果的資料推測。 目前的 980T 系統(tǒng)采用的是 16 位的 CPU－ Z180， CISC 結(jié)構(gòu)，主頻為 20MHz，可以控制兩個(gè)軸的運(yùn)動和大約 40 個(gè) IO 的順序動作。同時(shí)完成對 8 8 左右規(guī)模的鍵盤的掃描和 LCD 的控制。在這些工作中，首先 IO順序控制幾乎不需要什么運(yùn)算量，然后 LCD采用外部的掃描控制芯片，所需 CPU 的運(yùn)算極少，再然后是鍵盤的掃描。在我們所作的 uC/OS2 系統(tǒng)中，鍵盤掃描是作為一個(gè)任務(wù)實(shí)現(xiàn)的，實(shí)際使用的結(jié)果發(fā)現(xiàn)，還是需要耗費(fèi)不少 CPU 的運(yùn)算量的。但是在原先的系統(tǒng)中沒有使用操作系統(tǒng)，節(jié)省了很多任務(wù)切換和內(nèi)部信號量處理時(shí)間，所以應(yīng)該不會耗費(fèi)多少 CPU 的運(yùn)算資源。這樣，絕大多數(shù)運(yùn)算資源是 用來實(shí)現(xiàn)兩個(gè)軸的運(yùn)動控制的，而且全部都是 4字節(jié)或者 8字節(jié)的運(yùn)算。 現(xiàn)在是使用 32 位的 CPU 替代現(xiàn)有的 CPU，具體型號就是 S3C44B0X。該 CPU屬于 ARM7TDMI 結(jié)構(gòu)， RISC，最高速度 66MHz。由于數(shù)控系統(tǒng)的工作條件比較惡劣，所以假設(shè)降頻使用， 20KHz。首先，由于 S3C44B0X 是 32位 CPU，內(nèi)部有 8KB緩存，所以使用緩存時(shí)，僅從位數(shù)上來說，運(yùn)算能力差不多是原先 CPU 的兩倍。但是要考慮如下幾個(gè)不利因素： （ 1） ARM7TDMI 是 RISC 結(jié)構(gòu)，代碼效率不如 CISC，也就是相同頻率、相同位數(shù)的條 件下，在運(yùn)行一般程序的時(shí)候， CISC 系統(tǒng)可以完成更多的運(yùn)算。 北京航空航天大學(xué)學(xué)位論文 29 （ 2） S3C44B0X 內(nèi)部帶 LCD 控制器，當(dāng) LCD 刷新時(shí)需要 DMA 操作，這是就會占用數(shù)據(jù)總線，從而影響 CPU 的運(yùn)算。 （ 3）設(shè)想中使用操作系統(tǒng)，操作系統(tǒng)通常占 CPU 時(shí)間資源的 3％－ 5％。 以及如下幾個(gè)有利因素： （ 1） ARM7TDMI 帶有部分 DSP 指令，這幾條指令對于數(shù)控這樣需要大量數(shù)學(xué)運(yùn)算的應(yīng)用十分有用。 （ 2）由于可尋址的存儲器大大增加，編程時(shí)可以根據(jù)速度要求優(yōu)化。 （ 3） ARM7TDMI 可以達(dá)到 MIPS/MHz，幾乎都是 單周期指令。 綜合以上幾個(gè)因素，估計(jì)數(shù)學(xué)運(yùn)算能力，尤其是需要 DSP 運(yùn)算的數(shù)學(xué)運(yùn)算，ARM7TDMI 至少可以達(dá)到 2倍于 16 位 CPU 的能力。而對于布爾運(yùn)算和位運(yùn)算，由于 ARM7TDMI 的 MIPS/MHz，優(yōu)勢會更明顯。因此，單從數(shù)學(xué)運(yùn)算角度上分析，可以控制 4個(gè)軸的運(yùn)動。 這些都是在 20MHz 的條件下估計(jì)的，如果將來發(fā)現(xiàn) CPU 還是不夠用，可以提高主頻。 實(shí)時(shí)性 實(shí)時(shí)性主要包括相應(yīng)時(shí)間和相應(yīng)時(shí)間是否固定兩個(gè)方面。首先，對于 LCD 的刷新問題，當(dāng)時(shí)用 DMA方式時(shí)，在 DMA 傳送過程中不能相應(yīng)中斷 ，所以將不采用DMA 方式。又由于 ARM7TDMI 的中斷系統(tǒng)復(fù)雜，所以中斷相應(yīng)會比 Z180 慢，但是肯定可以滿足實(shí)時(shí)性的要求。但是，實(shí)際使用時(shí)是帶操作系統(tǒng)的，這樣就決定了是否實(shí)時(shí)很大程度上依賴于操作系統(tǒng)的實(shí)時(shí)性。 uC/OS2 是專門用于控制領(lǐng)域的實(shí)時(shí)操作系統(tǒng)，他的中斷相應(yīng)時(shí)間是固定的。因此，問題集中在 響應(yīng) 時(shí)間上。當(dāng)采用不同的軟件結(jié)構(gòu)