第三講arm編程模型,異常處理2課時(shí)-資料下載頁(yè)
2024-10-09 15:52本頁(yè)面
【正文】 存的需求，并減小了系統(tǒng)上下文切換的開銷。 ?響應(yīng)過程 R14_FIQ= 產(chǎn)生數(shù)據(jù)異常的指令后面的第二條指令 SPSR_FIQ= CPSR CPSR[4:0] = 0b10001 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時(shí) CPSR[6]= 1 : 禁止 FIQ中斷 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 000001C或者 0xFFFF001C No. 40 2022 IRQ異常處理 ?IRQ異常屬于正常的中斷請(qǐng)求，可通過對(duì)處理器的 nIRQ引腳輸入低電平產(chǎn)生， IRQ的優(yōu)先級(jí)低于 FIQ，當(dāng)程序執(zhí)行進(jìn)入 FIQ異常時(shí)， IRQ可能被屏蔽。 ?響應(yīng)過程 R14_IRQ= 產(chǎn)生數(shù)據(jù)異常的指令后面的第二條指令 SPSR_IRQ = CPSR CPSR[4:0] = 0b10010 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時(shí) CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 0000018或者 0xFFFF0018 No. 41 2022 Vector Table Vector table may be placed at 0xFFFF0000 on ARM720T and ARM9/10 family devices FIQ IRQ (Reserved) Data Abort Prefetch Abort Software Interrupt Undefined Instruction Reset 0x1C 0x18 0x14 0x10 0x0C 0x08 0x04 0x00 異常處理 ? When an exception occurs, the ARM: ? Copies CPSR into SPSR_mode ? Sets appropriate CPSR bits ? If core currently in Thumb state then ?ARM state is entered. ? Mode field bits ? Interrupt disable bits (if appropriate) ? Stores the return address in LR_mode ? Sets PC to vector address ? To return, exception handler needs to: ? Restore CPSR from SPSR_mode ? Restore PC from LR_mode ? This can only be done in ARM state. No. 42 2022 從異常的返回 ?異常處理完畢之后， ARM微處理器會(huì)執(zhí)行以下幾步操作從異常返回： 將連接寄存器 LR的值減去相應(yīng)的偏移量后送到 PC中。 將 SPSR復(fù)制回 CPSR中。 若在進(jìn)入異常處理時(shí)設(shè)置了中斷禁止位，要在此清除。 ?可以認(rèn)為應(yīng)用程序總是從復(fù)位異常處理程序開始執(zhí)行的，因此復(fù)位異常處理程序不需要返回。 No. 43 2022 SWI和未定義指令異常的返回 ? SWI和未定義指令異常是由當(dāng)前執(zhí)行的指令產(chǎn)生的 ，當(dāng) SWI和未定義指令異常產(chǎn)生時(shí)，程序計(jì)數(shù)器 PC的值還未更新，它指向當(dāng)前指令后面第 2條指令： ?SWI pc－ 8 異常在這條指令處發(fā)生 ?Xxx pc－ 4 LR＝ PC4 ?Yyy pc ? 返回指令： MOV PC ， LR 將寄存器 LR中的值復(fù)制到程序計(jì)數(shù)器 PC中 同時(shí) 將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存 器 CPSR中。 產(chǎn)生異常 返回地址 PC地址 No. 44 2022 IRQ和 FIQ異常的返回 ? 當(dāng) IRQ和 FIQ異常產(chǎn)生時(shí)，程序計(jì)數(shù)器 PC的值已經(jīng)更新，它指向當(dāng)前指令后面第 3條指令。 ? pc－ 12 這條指令執(zhí)行過程中發(fā)生中斷 ?Xxx pc－ 8 ?Yyy pc－ 4 LR＝下一條指令 ?Zzz pc pc ? ? 返回指令是 SUBS PC ， LR ，＃ 4 。將寄存器 LR中的值減 4后，復(fù)制到程序計(jì)數(shù)器 PC中，實(shí)現(xiàn)程序返回， 同時(shí) 將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中。 產(chǎn)生異常 返回地址 PC地址 LR地址 No. 45 2022 指令預(yù)取中止異常處理程序的返回 ? 當(dāng)發(fā)生指令預(yù)取中止異常時(shí)， 程序要返回到該有問題的指令處 ，重新讀取并執(zhí)行該指令。因此指令預(yù)取中止異常處理程序返回到產(chǎn)生該指令預(yù)取中止異常的指令處，而不是像前面兩種情況下返回到發(fā)生中斷的指令的下一條指令。 ? pc－ 8 預(yù)取指令異常發(fā)生于此 ? Xxx pc－ 4 lr＝下一條指令 ? Yyy pc ? 返回指令是 SUBS PC ， LR ，＃ 4。將寄存器 LR中的值減 4后，復(fù)制到程序計(jì)數(shù)器 PC中，實(shí)現(xiàn)程序返回，同時(shí)將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中 。 產(chǎn)生異常 返回地址 PC地址 LR地址 No. 46 2022 數(shù)據(jù)訪問中止異常處理器的返回 ? 數(shù)據(jù)訪問中止異常是由數(shù)據(jù)訪問指令產(chǎn)生的， 返回時(shí)候要重新執(zhí)行。 當(dāng)數(shù)據(jù)訪問中止異常產(chǎn)生時(shí)，程序計(jì)數(shù)器 PC的值已經(jīng)更新，它指向當(dāng)前指令后面的第 3條指令。 ? ARM ? pc－ 12 數(shù)據(jù)訪問中止異常發(fā)生于此 ? Xxx pc－ 8 ? Yyy pc－ 4 lr＝下一條指令 ? Zzz pc ? 返回指令是 SUBS PC ， LR ， ＃ 8 。將寄存器 LR中的值減 8后，復(fù)制到程序計(jì)數(shù)器 PC中，實(shí)現(xiàn)程序返回，同時(shí)將 SPSR_mode寄存器內(nèi)容復(fù)制到當(dāng)前程序狀態(tài)寄存器 CPSR中 。 產(chǎn)生異常 返回地址 PC地址 LR地址 No. 47 2022 ARM 編程模式和異常處理的總結(jié) ?編程模式的概念：對(duì)程序員而言 ?ARM有 7種模式 ?對(duì)應(yīng)的寄存器組 ?R13,R14,R15(PC)， CPSR等關(guān)鍵寄存器 ?異常的概念 ?ARM的 7種異常及其優(yōu)先級(jí) ?進(jìn)入異常的流程 ?從異常返回的流程 下一節(jié)課： ARM指令集和匯編編程 參考書： 《 ARM體系結(jié)構(gòu)與編程 》 清華大學(xué)出版社 杜春雷編著
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1