第三講arm編程模型,異常處理2課時-免費閱讀
【正文】 當(dāng)數(shù)據(jù)訪問中止異常產(chǎn)生時，程序計數(shù)器 PC的值已經(jīng)更新，它指向當(dāng)前指令后面的第 3條指令。 產(chǎn)生異常 返回地址 PC地址 No. 44 2022 IRQ和 FIQ異常的返回 ? 當(dāng) IRQ和 FIQ異常產(chǎn)生時，程序計數(shù)器 PC的值已經(jīng)更新，它指向當(dāng)前指令后面第 3條指令。 ? 響應(yīng)過程 R14_und= 未定義指令的下一條指令 SPSR_und = CPSR CPSR[4:0] = 0b11011 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 0000004 或者 0xFFFF0004 No. 36 2022 SWI指令異常 ?SWI 指令：用戶定義的中斷指令，在實時操作系統(tǒng)中通過該機(jī)制調(diào)用系統(tǒng)功能 ?響應(yīng)過程 R14_svc= SWI指令的下一條指令 SPSR_svc = CPSR CPSR[4:0] = 0b10011 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 0000008 或者 0xFFFF0008 No. 37 2022 指令預(yù)取中止異常 ?處理器預(yù)取的指令地址不存在，或者該地址不允許當(dāng)前指令訪問 ?響應(yīng)過程 R14_abt= 取指異常的指令的下一條指令 SPSR_abt = CPSR CPSR[4:0] = 0b10111 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 000000C 或者 0xFFFF000C No. 38 2022 數(shù)據(jù)訪問中止異常 ?處理器執(zhí)行的數(shù)據(jù)訪問指令的目標(biāo)地址不存在，或者該地址不允許當(dāng)前指令訪問 ?響應(yīng)過程 R14_abt= 產(chǎn)生數(shù)據(jù)異常的指令后面的第三條指令 SPSR_abt = CPSR CPSR[4:0] = 0b10111 ：進(jìn)入未定義指令模式 CPSR[5] = 0 ： 切換到 ARM工作狀態(tài)時 CPSR[7] = 1 ： 禁止 IRQ 中斷 PC = 0000010或者 0xFFFF0010 No. 39 2022 FIQ 異常處理 ?FIQ異常是為了支持?jǐn)?shù)據(jù)傳輸或者通道處理而設(shè)計的。 ?外部中斷分為 FIQ和 IRQ兩種，分別為快速中斷和通用中斷。 只有當(dāng)前處理器工作模式可以訪問的寄存器稱為影子寄存器。 ?中斷禁止位 I、 F： I=1 禁止 IRQ中斷 。 ? 由于 ARM體系結(jié)構(gòu)采用了多級流水線技術(shù)，對于 ARM7TDMI指令集而言， PC總是指向當(dāng)前指令的下兩條指令的地址，即 PC的值為當(dāng)前指令的地址值加 8個字節(jié) 。 ?8086系統(tǒng)中的堆棧是用段定義語句在存儲器中定義的一個堆棧段。 ?系統(tǒng)模式 使用用戶模式的寄存器組，但可以訪問所有的系統(tǒng)資源。 1 2 3 4 5 6 7 8 1 2 3 4 1 2 0100 0101 0102 0103 Long word word Byte 7 8 5 6 3 4 1 2 3 4 1 2 1 2 0100 0101 0102 0103 Long word word Byte No. 14 2022 七種工作模式 ? 處理器的工作模式： 對處理器不同狀態(tài)分類，對每一種方式規(guī)定其可以控制的資源。 I/O地址 RAM ROM 端口 I/O I/O 空間 內(nèi)存空間 other I/O地址 RAM ROM 內(nèi)存 I/O 內(nèi)存空間 other No. 12 2022 ARM的存儲器格式 ?存儲器組織 ?字（ Word）：在 ARM體系結(jié)構(gòu)中，字的長度為 32位，而在 8位 /16位處理器體系結(jié)構(gòu)中，字的長度一般為 16位，請讀者在閱讀時注意區(qū)分。No. 1 2022 第三講 ARM微處理器編程模型和異常處理 ?第二講 ARM7TDMI嵌入式微處理器原理 ?ARM 微處理器的編程模型 ?ARM微處理器的異常處理 No. 2 2022 存儲程序處理器 a d d r e s si n s t r u c t i o n sp r o c e s s o rm e m o r yr e g i s t e r si n s t r u c t i o n sd a t a0 0 . . 0 016FF . . F F16a n d d a t aNo. 3 2022 指令的執(zhí)行周期 No. 4 2022 控制和數(shù)據(jù)通路 取指 譯碼：根據(jù)指令 產(chǎn)生控制信號 在適當(dāng)?shù)臅r間向正確的部件發(fā)正確的控制信號 數(shù)據(jù)通路 : 在控制信號的控制下執(zhí)行運算或傳輸功能 No. 5 2022 數(shù)據(jù)通路： ?寄存器組 ?地址寄存器 ?讀數(shù)據(jù)寄存器 ?寫數(shù)據(jù)寄存器 ?乘法器 ?桶型移位器 ?32位 ALU ?地址累加器 ?A BUS ?B BUS ?ALU BUS ? INC BUS No. 6 2022 流水技術(shù)的本質(zhì) No. 7 2022 ARM7 TDMI 三級流水線 Cycle Operation ADD SUB ORR AND EOR ORR 1 2 3 4 5 6 7 8 9 F D E F D E F E F D E F D E D F D E W F Fetch D Decode E Execute M ARM Thumb ?PC PC 取指 指令從存儲器中取出 ?PC－ 4 PC－ 2 譯碼 對指令使用的寄存器進(jìn)行譯碼 數(shù)據(jù)控制信號 將準(zhǔn)備下一個周期。 ?半字（ HalfWord）：在 ARM體系結(jié)構(gòu)中，半字的長度為 16位，與 8位 /16位處理器體系結(jié)構(gòu)中字的長度一致。以減少不同工作方式之間的切換代價。主要供操作系統(tǒng)任務(wù)使用。 SS寄存器給定堆棧段的段基址， SP給定當(dāng)前堆棧的棧頂。 No. 21 2022 程序狀態(tài)寄存器 ?ARM體系結(jié)構(gòu)包
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1