第2章組合邏輯電路-資料下載頁(yè)
2025-09-26 00:40本頁(yè)面
【正文】 確的尖峰信號(hào)。下面讓我們用兩個(gè)最簡(jiǎn)單的例子來(lái)觀察一下輸入信號(hào)邏輯電平發(fā)生變化的瞬間電路的工作情況。 例 2: Y=A+B 穩(wěn)態(tài)時(shí)， 0+1=1 ? 這些尖峰脈沖不符合門電路穩(wěn)態(tài)Y=AB下的邏輯功能 例 1：Y=AB 穩(wěn)態(tài)時(shí)，01=0 我們把門電路兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變（一 0→1個(gè)從 0→1 ，另一個(gè) 1 →0 ）的現(xiàn)象叫做 競(jìng)爭(zhēng) 。 由于競(jìng)爭(zhēng)而在輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就叫做 競(jìng)爭(zhēng)冒險(xiǎn) 有競(jìng)爭(zhēng)現(xiàn)象時(shí)不一定都會(huì)產(chǎn)生競(jìng)爭(zhēng) Y=AB 例 2 例 3 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因有三：①所經(jīng)路徑不同，各路信號(hào)產(chǎn)生的延遲時(shí)間不同； ②任何一個(gè)門電路都具有一定的傳輸延時(shí)。 ① ② 使得一個(gè)或幾個(gè)輸入信號(hào)經(jīng)不同的路徑到達(dá)同一點(diǎn)的時(shí)間有差異。 ③ 信號(hào)變化不可能瞬間完成，而是需要一個(gè)過(guò)渡時(shí)間。 AA 1amp。 Y1AAY1( a)( b)1 ≥ 1 Y2AAY2( a)( b)干擾信號(hào) 01 ?? AAY 12 ??? AAY? 判斷一個(gè)組合邏輯電路是否存在競(jìng)爭(zhēng) 冒險(xiǎn)有兩種常用的方法：代數(shù)法和卡諾圖法 。 ? 1)代數(shù)法 ? 在一個(gè)組合邏輯電路中 ， 如果某個(gè)門電路的輸出表達(dá)式在一定條 ? 件下簡(jiǎn)化為 或 的形式 ， 而式中 A和 是 ? 變量 A經(jīng)過(guò)不同傳輸途徑來(lái)的 ， 則該電路存在競(jìng)爭(zhēng) 冒險(xiǎn)現(xiàn)象 。 ? 2)卡諾圖法 ? 如果邏輯函數(shù)對(duì)應(yīng)的卡諾圖中存在相切的圈 ， 而相切的兩個(gè)方格又沒(méi)有同時(shí)被另一個(gè)圈包含 ， 則當(dāng)變量組合在相切方格之間變化時(shí) ， 存在競(jìng)爭(zhēng) 冒險(xiǎn)現(xiàn)象 。 Z A A??判斷競(jìng)爭(zhēng)冒險(xiǎn)的方法 Z=AA AABCD00 01 11 1011110001111011131 1511123? 在編號(hào) 1方格和編號(hào) 5方格中 ,A=0、 C=0、 D=B變化 。 ? 在編號(hào) 3方格和編號(hào) 11方格中 ,B=0、 C=D= A變化 。 BCBAY ?? Y 1 BC A 00 01 11 10 0 0 0 1 0 1 1 1 1 0 A B C 1 2 3 ≥ 1 4 amp。 amp。 有圈相切，則有競(jìng)爭(zhēng)冒險(xiǎn) ACBCBAY ???增加冗余項(xiàng)， 消除競(jìng)爭(zhēng)冒險(xiǎn) Y1ABC12534≥ 1amp。amp。amp。? 消除組合邏輯電路中競(jìng)爭(zhēng) 冒險(xiǎn)現(xiàn)象的常用方法有 :濾波法、脈沖選通法和修改設(shè)計(jì)方案 amp。Zamp。amp。amp。ACG2G3G1B G4Cf消除競(jìng)爭(zhēng)冒險(xiǎn)的方法 amp。Zamp。amp。amp。ACG2G3G1B G4P2 tp選通AP2)脈沖選通法 1)濾波法 ? 3)修改設(shè)計(jì)法 P49 增加冗余項(xiàng)，在一定條件下不會(huì)出現(xiàn) 或 形式 Z A A?? Z=A A本節(jié)小結(jié) ① 組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號(hào) ， 而與電路原來(lái)所處的狀態(tài)無(wú)關(guān) 。 實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路 。 ② 組合電路的邏輯功能可用邏輯圖 、 真值表 、 邏輯表達(dá)式 、 卡諾圖和波形圖等 5種 方法來(lái)描述 ， 它們?cè)诒举|(zhì)上是相通的 ， 可以互相轉(zhuǎn)換 。 ③ 組合電路的 分析 步驟：邏輯圖 → 寫(xiě)出邏輯表達(dá)式→ 邏輯表達(dá)式化簡(jiǎn) → 列出真值表 → 邏輯功能描述 。 ④ 組合電路的 設(shè)計(jì) 步驟：列出真值表 → 寫(xiě)出邏輯表達(dá)式或畫(huà)出卡諾圖 → 邏輯表達(dá)式化簡(jiǎn)和變換 → 畫(huà)出邏輯圖 。 在許多情況下 ， 如果用中 、 大規(guī)模集成電路來(lái)實(shí)現(xiàn)組合函數(shù) ， 可以取得事半功倍的效果 。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1