基于vhdl語(yǔ)言的漢字滾屏顯示系統(tǒng)設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】摘要現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）技術(shù)。它融合多學(xué)科于一體，打破了軟硬件間的壁壘，使計(jì)算機(jī)的軟件技術(shù)與硬件實(shí)現(xiàn)、設(shè)計(jì)效率和產(chǎn)品性能綜合在一起，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用的發(fā)展。因此，掌握EDA

2024-12-06 02:23

基于vhdl語(yǔ)言的risc-cpu系統(tǒng)設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】xx大學(xué)畢業(yè)設(shè)計(jì)（論文）題目：基于VHDL語(yǔ)言的RISC-CPU系統(tǒng)設(shè)計(jì)學(xué)院：電氣與電子工程學(xué)院專(zhuān)業(yè)：電子信息工程學(xué)生姓名：

2024-11-12 15:01

基于vhdl語(yǔ)言的出租車(chē)計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】主要研究?jī)?nèi)容目標(biāo)特色用VHDL語(yǔ)言設(shè)計(jì)一種新型出租車(chē)計(jì)費(fèi)系統(tǒng)的設(shè)計(jì)，能夠模擬啟動(dòng)、停止，并且能夠在控制下實(shí)現(xiàn)不同時(shí)段不同價(jià)格的計(jì)價(jià)，行駛里程，等待時(shí)間，等待費(fèi)用的顯示。這種新型計(jì)價(jià)器不僅成本低、周期短、可靠性高,而且可隨時(shí)在系統(tǒng)中修改其邏輯功能。成果描述本設(shè)計(jì)系統(tǒng)已基本達(dá)到了設(shè)計(jì)要求，能實(shí)現(xiàn)啟動(dòng)/停止，并使計(jì)費(fèi)器正常運(yùn)轉(zhuǎn)，但一些模塊還待改進(jìn)，延遲現(xiàn)

2025-06-27 20:09

vhdl語(yǔ)言基礎(chǔ)-資料下載頁(yè)

【總結(jié)】VHDL語(yǔ)言基礎(chǔ)何賓VHDL語(yǔ)言基礎(chǔ)本章概述本章詳細(xì)介紹了VHDL語(yǔ)言的基本結(jié)構(gòu)、VHDL語(yǔ)言要素、VHDL語(yǔ)言語(yǔ)句的原理和設(shè)計(jì)方法。VHDL語(yǔ)言是整個(gè)EDA設(shè)計(jì)中最核心的內(nèi)容之一。讀者必須熟練的掌握VHDL語(yǔ)言，并且通過(guò)實(shí)驗(yàn)掌握使用VHDL語(yǔ)言對(duì)可編程邏輯器件進(jìn)行編程的方法和技巧。VHDL語(yǔ)言基礎(chǔ)

2025-07-17 18:49

畢業(yè)設(shè)計(jì)-基于vhdl語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】基于VHDL語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)目錄設(shè)計(jì)總說(shuō)明...............................................................IINTRODUCTION............................................................II1緒論

2025-01-13 03:02

基于vhdl語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)_畢業(yè)設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】基于VHDL語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)目錄設(shè)計(jì)總說(shuō)明...............................................................IINTRODUCTION............................................................II1緒論

2025-07-01 08:59

ep3sl150的fpga硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與fpga實(shí)現(xiàn)改基于fpga的相控陣延遲聚焦算法的實(shí)現(xiàn)-資料下載頁(yè)

【總結(jié)】西南交通大學(xué)本科畢業(yè)設(shè)計(jì)（論文）基于EP3SL150的FPGA硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與FPGA實(shí)現(xiàn)年級(jí):20xx級(jí)電訊三班學(xué)號(hào):20xx3988姓名:李棟

2025-07-11 10:25

基于vhdl語(yǔ)言及fpga的等精度頻率計(jì)設(shè)計(jì)說(shuō)明書(shū)-資料下載頁(yè)

【總結(jié)】1第一章緒論隨著基于PLD的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入，EDA技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式就可以完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。而等精度的頻率計(jì)設(shè)計(jì)正是利用了EDA技術(shù)的這一優(yōu)越性。EDA技術(shù)現(xiàn)代電子設(shè)計(jì)技術(shù)

2025-05-07 19:13

ep3sl150的fpga硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與fpga實(shí)現(xiàn)改基于fpga的相控陣延遲聚焦算法的實(shí)現(xiàn)-資料下載頁(yè)

【總結(jié)】西南交通大學(xué)本科畢業(yè)設(shè)計(jì)（論文）基于EP3SL150的FPGA硬件電路系統(tǒng)設(shè)計(jì)和延時(shí)細(xì)分算法與FPGA實(shí)現(xiàn)年級(jí):2009級(jí)電訊三班學(xué)號(hào):20093988姓名:李棟專(zhuān)業(yè):電子信息科學(xué)與技術(shù)指導(dǎo)教師：郭建強(qiáng)2013年6月

2025-06-22 16:26

基于vhdl語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)畢業(yè)設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】基于VHDL語(yǔ)言的數(shù)字頻帶系統(tǒng)的建模與設(shè)計(jì)目錄設(shè)計(jì)總說(shuō)明................................................................IINTRODUCTION.............................................................II1緒論..............

2025-06-27 19:09

數(shù)字系統(tǒng)的fpga設(shè)計(jì)-資料下載頁(yè)

【總結(jié)】第10章數(shù)字系統(tǒng)的FPGA設(shè)計(jì)數(shù)字鐘的FPGA設(shè)計(jì)FPGA設(shè)計(jì)多功能算術(shù)邏輯運(yùn)算單元的EDA設(shè)計(jì)?數(shù)字系統(tǒng)是指由若干數(shù)字電路和邏輯部件構(gòu)成的能夠處理或傳送、存儲(chǔ)數(shù)字信息的設(shè)備數(shù)字系統(tǒng)通?？梢苑譃槿齻€(gè)部分，即系統(tǒng)輸入輸出接口、數(shù)據(jù)處理器和控制器。數(shù)字系統(tǒng)結(jié)構(gòu)框圖如圖10-1所示。①數(shù)字鐘功能：數(shù)

2025-01-07 15:49

電子鐘設(shè)計(jì)基于硬件描述語(yǔ)言vhdl-資料下載頁(yè)

【總結(jié)】天津電子信息職業(yè)技術(shù)學(xué)院課程設(shè)計(jì)課題名稱(chēng)八路數(shù)顯搶答器設(shè)計(jì)姓名學(xué)號(hào)16班級(jí)電子S08-1專(zhuān)業(yè)電子技術(shù)系指導(dǎo)教師

2024-11-16 18:02

通信原理課程設(shè)計(jì)-基于vhdl硬件程序語(yǔ)言的hdb3的編譯碼-資料下載頁(yè)

【總結(jié)】通信原理課程設(shè)計(jì)（河海大學(xué)）通信工程專(zhuān)業(yè)1摘要本文詳細(xì)介紹了基于VHDL硬件程序語(yǔ)言的HDB3的編譯碼，用FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）來(lái)下載仿真，用示波器來(lái)觀(guān)察波形輸出。整個(gè)的設(shè)計(jì)流程用的都是ALTERA的maxplus2來(lái)進(jìn)行設(shè)計(jì)的。關(guān)鍵詞

2024-11-07 14:38

vhdl語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)的外文翻譯-其他專(zhuān)業(yè)-資料下載頁(yè)

【總結(jié)】DESIGNINGADIGITALSYSTEMWITHVHDLValentinaStoyanovaKukenskaAbstract:InthispaperadigitalsystemdesigningwithVHDLispresented.Hereareexposedsequentiallyallthephasesof

2025-01-19 06:53

基于vhdl的電梯控制系統(tǒng)vhdl編程、含ppt-資料下載頁(yè)

【總結(jié)】摘要電梯是標(biāo)志現(xiàn)代物質(zhì)文明的垂直運(yùn)輸工具，是機(jī)—電一體化的復(fù)雜運(yùn)輸設(shè)備。而電梯的核心是電梯控制器。對(duì)于電梯的控制，傳統(tǒng)的方法是使用繼電器—接觸器控制系統(tǒng)進(jìn)行控制，隨著技術(shù)的不斷發(fā)展，采用硬件描述語(yǔ)言VHDL來(lái)完成電梯控制器的設(shè)計(jì),是設(shè)計(jì)智能化的標(biāo)志。本文結(jié)合EDA自上而下的設(shè)計(jì)特點(diǎn)分析了電梯控制系統(tǒng)的工作原理，給出了電梯控

2025-05-05 23:14

vhdl語(yǔ)言的硬件解析與fpga系統(tǒng)的工程實(shí)踐-文庫(kù)吧在線(xiàn)文庫(kù)

vhdl語(yǔ)言的硬件解析與fpga系統(tǒng)的工程實(shí)踐(完整版)

vhdl語(yǔ)言的硬件解析與fpga系統(tǒng)的工程實(shí)踐(更新版)

vhdl語(yǔ)言的硬件解析與fpga系統(tǒng)的工程實(shí)踐(專(zhuān)業(yè)版)

vhdl語(yǔ)言的硬件解析與fpga系統(tǒng)的工程實(shí)踐(留存版)