【導(dǎo)讀】計(jì)自動(dòng)化）技術(shù)。它融合多學(xué)科于一體，打破了軟硬件間的壁壘，使計(jì)算機(jī)。因此，掌握EDA技術(shù)是通信電子類高校學(xué)生就業(yè)的一。盼的面向設(shè)計(jì)的多層次、多領(lǐng)域且得到一致認(rèn)同。單元寫入到可編程器件PLD中。通過后，將其下載到FPGA芯片中具體實(shí)現(xiàn)其功能。程邏輯器件；漢字滾動(dòng)顯示。

　　

【正文】 信號(hào)用于控制 LED 點(diǎn)陣上顯示完整漢字信息的穩(wěn)定性，在一秒鐘內(nèi)顯示大于 24 楨就沒有亮度閃爍現(xiàn)象。由于分頻器產(chǎn)生的慢信號(hào) m 為 3 位二進(jìn)制表示，而 LED 點(diǎn)陣的掃描輸入信號(hào)為 8 位，這就需要一個(gè) 3/8 譯碼器來實(shí)現(xiàn)轉(zhuǎn)換以滿足系統(tǒng)需要。 為在 8*8LED 發(fā)光二 極管點(diǎn)陣上顯示漢字，要把漢字編碼為 8*8 像素點(diǎn)，根據(jù)設(shè)計(jì)的漢字要求，在點(diǎn)陣上高電平“ 1”表示點(diǎn)陣發(fā)光，低電平“ 0”表示點(diǎn)陣不發(fā)光。按照掃描的向左、向右、向上、向下，對(duì)漢字每行貨梅列進(jìn)行編碼時(shí)也按照向左、向右、向上、向下的順序進(jìn)行比編碼。將編完碼的漢字放到存儲(chǔ)器中，然后通過定位地址指針將其選出，某一時(shí)可能在顯示數(shù)據(jù)序列中定位待顯示數(shù)據(jù)的地址指針可用下式計(jì)算： addr=n+m，此表達(dá)式可通過加法器來實(shí)現(xiàn)。 以上的設(shè)計(jì)就可以實(shí)現(xiàn)漢字的左右上下的滾動(dòng)顯示。 時(shí)鐘分頻 分頻器 循環(huán)計(jì)數(shù) 循環(huán)計(jì)數(shù) 加法器 掃描譯碼 顯示 數(shù)據(jù) LED 點(diǎn)陣 data 8*8 sw 快時(shí)鐘 m n 慢時(shí)鐘 30 VHDL 實(shí)現(xiàn)系統(tǒng)功能 快、慢 信號(hào)的控制顯示 時(shí)鐘分頻技術(shù)模塊的功能是將頻率為 20MHz 的內(nèi)部時(shí)鐘信號(hào)分解為控制快信號(hào) m 的 4KHz 的時(shí)鐘信號(hào) clk2（即在主鐘源上升沿作用下進(jìn)行 5000分頻），將其作為下一次分頻的時(shí)鐘，將 m作為分頻單位，即可實(shí)現(xiàn)對(duì) m的快控制，又可產(chǎn)生下一次分頻的時(shí)鐘信號(hào)（即對(duì) 4kHz 進(jìn)行 8 分頻，產(chǎn)生 500Hz時(shí)鐘），既而在進(jìn)一步分解為控制慢信號(hào)的時(shí)鐘信號(hào) c2（即對(duì) 500Hz 時(shí)鐘進(jìn)行 61 分頻產(chǎn)生 8Hz 時(shí)鐘信號(hào)），同理可實(shí)現(xiàn)對(duì) n 的慢控制，在此次畢業(yè)設(shè)計(jì)中我使它在 10 秒鐘內(nèi)顯示完滾動(dòng)的漢字，根據(jù)所顯示漢字的個(gè)數(shù)，控制慢信號(hào)的時(shí) 鐘定為 8Hz，分頻單位約為 61。 漢字信息的取得及其存儲(chǔ)器的實(shí)現(xiàn) 為了使?jié)h字信息能在 LED8*8 點(diǎn)陣上顯示出來，首先必須對(duì)漢字抽取像素信息，方法是先將待顯示漢字表示成漢字點(diǎn)圖形式，然后根據(jù)不同的滾動(dòng)方向分別按列或行依次抽取像素信息，每列或行均具有 8 位字長(zhǎng)，為了能清楚地實(shí)現(xiàn)漢字滾動(dòng)顯示，字與字之間，待顯示字之前后均用了空字節(jié)補(bǔ)充，最后將所有像素序列存放于 ROM 中。 存放于 ROM 中的待顯示數(shù)據(jù)序列是通過尋址的方式來控制該序列的釋放過程，某一時(shí)可能在顯示數(shù)據(jù)序列中定位待顯示數(shù)據(jù)的地址指針可用下式計(jì)算 addr=n+m，其原理示意圖如圖 。 31 0 1 2 … K K+1 K+2 K+3 K+4 K+5 K+6 K+7 … N1 N 漢字信息定位指針 n↑ 0 1 2 3 4 5 6 7 LED 點(diǎn)陣掃描定位指針 n↑ 圖 定位地址指針原理圖 此次設(shè)計(jì)中 n 的取值范圍應(yīng)為 0N， N 為待顯示漢字及所有空字的總數(shù)，由它控制漢字顯示的滾動(dòng)速度； m的取值范圍應(yīng)為 07，由它決定 LED 點(diǎn)陣的掃描速度。因此，控制 n 掃遍全部待顯示數(shù)據(jù)的時(shí)間，可調(diào)節(jié)漢字信息的滾動(dòng)速度；改變 m 的重復(fù)掃描周期，可改變?cè)?LED 點(diǎn)陣上 顯示完整漢字信息的穩(wěn)定性。 Addr 的實(shí)現(xiàn)，實(shí)際上就是用 VHDL 語言來實(shí)現(xiàn)一個(gè)加法器，需要注意的是若對(duì)“ STD_LOGIC_VECTOR”進(jìn)行加、減運(yùn)算時(shí)，兩邊的操作數(shù)和代入的變量位長(zhǎng)如不相同時(shí)，則會(huì)產(chǎn)生語法錯(cuò)誤，由于 m為 3 位二進(jìn)制數(shù)，而n 為 7 位二進(jìn)制數(shù)，則需將 m 與 0， 0， 0， 0 用并置運(yùn)算符“ amp?！边B接，構(gòu)成與 n 位長(zhǎng)相同的位矢量。 漢字上下左右滾動(dòng)的控制實(shí)現(xiàn) 此次設(shè)計(jì)我所顯示的漢字信息為“個(gè)十百千萬億兆”七個(gè)字，下面以“個(gè)”字為例說明如何根據(jù)漢字的上下左右不同方向滾動(dòng)來抽取漢字像素信息。 顯然， 對(duì)于左右滾動(dòng)應(yīng)該按列抽取漢字像素信息，而上下滾動(dòng)則應(yīng)該按行一次抽取漢字像素信息， 8*8LED 點(diǎn)陣顯示模塊在設(shè)計(jì)上采用了共陰極、掃描式驅(qū)動(dòng)方案 ， LED 點(diǎn)陣的 data 線由 FPGA 的 I/O 線串 300Ω限流電阻后驅(qū)動(dòng)，為高電平有效，而 sw 線直接由 FPGA 的 I/O 線驅(qū)動(dòng)，為低電平有效，因此，對(duì)應(yīng)于掃描信號(hào)和數(shù)據(jù)信號(hào)，上下左右滾動(dòng)將有不同的存儲(chǔ)形式，下面將依次分析它們的不同。 因?yàn)?sw 線， data 線均 為 8 位字長(zhǎng)，而 m 為 3 位字長(zhǎng)，所以首先應(yīng)將 m 32 轉(zhuǎn)換為 8 位字長(zhǎng)表示形式，也就是要實(shí)現(xiàn) 3/8 譯碼功能。左右滾動(dòng)的情況，sw 作為掃 描輸入線， data 作為漢字?jǐn)?shù)據(jù)輸入線，因此 3/8 譯碼器輸出為 0 有效，而 rom存儲(chǔ)器中的漢字點(diǎn)陣信息為 1 有效，向左滾動(dòng)時(shí)， LED 點(diǎn)陣相當(dāng)于一個(gè)可視窗口，每個(gè)漢字的可視順序?yàn)閺淖笾劣遥虼藪呙韬吞崛∶總€(gè)漢字信息的順序也應(yīng)為從左至右，同理向右滾動(dòng)時(shí)，掃描和提取每個(gè)漢字信息的順序是從右至左；上下滾動(dòng)時(shí)， sw 線作為漢字?jǐn)?shù)據(jù)輸入線， data 線作為掃描輸入線，此時(shí)， 3/8 譯碼器的輸出為 1 有效，同時(shí)， rom存儲(chǔ)器中的漢字點(diǎn)陣信息為 0 有效，同理可知，當(dāng)向上滾動(dòng)時(shí)掃描和提取每個(gè)漢字信息的順序則為從上至下，當(dāng)向下滾動(dòng)時(shí)，掃描和提 取每個(gè)漢字的順序是從下至上。因此，為了實(shí)現(xiàn)對(duì)漢字上、下、左、右滾動(dòng)的分別控制，可利用 2 位撥碼開關(guān)來分別控制不同的掃描方式和漢字點(diǎn)陣存儲(chǔ)方式。 本章小結(jié) 本章具體論述了此次畢業(yè)設(shè)計(jì)的構(gòu)成模塊，以及對(duì)應(yīng)于各個(gè)部分模塊的VHDL 語言程序。 33 第 4 章 系統(tǒng)的仿真與調(diào)試 系統(tǒng)的仿真 系統(tǒng)模擬包括兩個(gè)方面的內(nèi)容，單級(jí)模擬和綜合模擬。系統(tǒng)由幾個(gè)單元組合而成，系統(tǒng)設(shè)計(jì)成功與否要靠單元模塊是否正確來決定，因此，單級(jí)模擬首先要能夠完成自身功能。一般來說，首先要進(jìn)行單級(jí)仿真，單級(jí)達(dá)到設(shè)計(jì)要求在進(jìn)行 連級(jí)仿真，連級(jí)仿真達(dá)到設(shè)計(jì)標(biāo)準(zhǔn)后進(jìn)行下載演示，通過則設(shè)計(jì)完成。 對(duì)于一個(gè)有設(shè)計(jì)水平的電子設(shè)計(jì)者來說，具體基本的數(shù)字電路知識(shí)是十分必要的。一個(gè)小的系統(tǒng)的設(shè)計(jì)應(yīng)該能夠達(dá)到預(yù)定的設(shè)計(jì)要求，采用一個(gè)一個(gè)的模塊進(jìn)行仿真再將它們級(jí)連進(jìn)行頂層仿真就顯得有點(diǎn)浪費(fèi)時(shí)間。另外，設(shè)計(jì)者設(shè)計(jì)的單級(jí)模塊達(dá)到設(shè)計(jì)要求并不代表系統(tǒng)就能達(dá)到設(shè)計(jì)要求而級(jí)連后系統(tǒng)不能按照設(shè)計(jì)要求工作時(shí)，進(jìn)行修改有人就比較復(fù)雜和繁瑣。 VHDL 實(shí)現(xiàn)的系統(tǒng)編譯 仿真是建立在系統(tǒng)構(gòu)造完成的基礎(chǔ)上，簡(jiǎn)單的說就是要先將各個(gè)子模塊設(shè)計(jì)進(jìn)行編譯并通過才可以生成系 統(tǒng)文件，系統(tǒng)文件的調(diào)用才可以構(gòu)造頂層模塊，各個(gè)子模塊如果不能編譯通過則無法生成系統(tǒng)文件也就無法調(diào)用。 編譯和仿真是不一樣的，編譯只能說明設(shè)計(jì)的程序沒有語法錯(cuò)誤，并不代表設(shè)計(jì)的正確。對(duì)于一個(gè)能熟練掌握 VHDL 設(shè)計(jì)者來說，編譯的時(shí)候一般都可以通過，對(duì)于一個(gè)初學(xué)者來說就不那么容易了?？偟膩碚f這門語言的掌握是在不停的探索和試驗(yàn)中進(jìn)行的。 變異的過程成沒有理論上的指導(dǎo)，只要書寫沒有錯(cuò)誤一般都可以通過， 34 這是一個(gè)設(shè)計(jì)所要達(dá)到的最基本的要求。各個(gè)模塊在進(jìn)行編譯的過程中能都碰到了一些麻煩，大部分是語言格式上的錯(cuò)誤，這主要還是 語言沒有充分掌握。 定位指針控制單元設(shè)計(jì)時(shí)，編譯時(shí)提示的錯(cuò)誤是無法調(diào)用加法子程序，經(jīng) 過 仔 細(xì) 閱 讀 VHDL 的 書 籍 發(fā) 現(xiàn) 在 編 程 果 實(shí) 沒 有 調(diào) 用 包 集 合， 經(jīng)過修改后順利通過了編譯。在各個(gè)單元的編譯過程中，大部分的錯(cuò)誤集中于標(biāo)點(diǎn)符號(hào)的漏寫，結(jié)構(gòu)語句的不熟練等。 MAX+PLUSII 的編譯過程大致可分為以下幾個(gè)步驟： 1．調(diào)用現(xiàn)行源程序的編輯窗，源程序?qū)@示在編輯窗中。 2．點(diǎn)擊 File 選項(xiàng)，光標(biāo)移至子菜單的 Project 項(xiàng)停留幾秒，屏幕上又會(huì)出現(xiàn) 下一級(jí)菜單，這樣可以點(diǎn)擊 Set Project 選項(xiàng)，使得編譯器指向現(xiàn)行工程文件。（與此對(duì)應(yīng)的是快捷鍵 18） 。 3．點(diǎn)擊主菜單 MAX+PLUSII 選項(xiàng)，出現(xiàn)子菜單，再點(diǎn)擊 Compiler 選項(xiàng)（快捷鍵 12）屏幕上出現(xiàn)編譯對(duì)話框。 4． 由于編譯、綜合要生成是適于可編程器件的文件，所以在編譯以前應(yīng)選擇最終要下載的芯片：點(diǎn)擊 Assign 選項(xiàng)，點(diǎn)擊 Assign 選項(xiàng)，再點(diǎn)擊子菜單中的 Device 對(duì)話框，尋找設(shè)用的芯片，此次設(shè)計(jì)選用的是 FLEX10K 系列的EPF10K10LC84_4。 5． 應(yīng)確定源程序的版本及用戶的附加庫。此時(shí)在編譯對(duì)話框已經(jīng)打開的情況下，點(diǎn)擊主菜單中的 Interface 選項(xiàng)，拉出子菜單，點(diǎn)擊 VHDL Netlist Writer Settings 就可點(diǎn)擊 VHDL Version框中的 VHDL1987 或 VHDL1993 來選擇相應(yīng)的版本編輯器。 6． 前面五步完成了編譯前的準(zhǔn)備及必要的設(shè)置工作。此時(shí)只要出現(xiàn)編譯對(duì)話框中的 Start 按鈕，編譯器即可啟動(dòng)，如果沒錯(cuò)，編譯結(jié)束會(huì)通過MAX+PLUSIIComplier 信息框提示： 35 Project pilation was successful 0 errors 0 warnings 接著電機(jī)框中的 OK 鍵整個(gè)編譯結(jié)束。 仿真的下載演示 仿真在軟件中進(jìn)行，軟件的通過并不代表工作的最后完成，理論與實(shí)際總是有一定的距離。仿真的通過只是理論上的完成，要在 PLD 試驗(yàn)箱上下載演示通過才能算得上是真正的成功。 一般來說，軟件模擬成功后下載演示時(shí)都能成功，單成功的前提還包括對(duì)試驗(yàn)箱各部分功能的深入了解。 本系統(tǒng)的輸入為系統(tǒng)主鐘源，但在起初的輸入顯示時(shí) ，無法看清現(xiàn)實(shí)的漢字，我反復(fù)查看程序，并沒有發(fā)現(xiàn)任何差錯(cuò)，隨后經(jīng)指導(dǎo)老師的講解，同學(xué)的幫助，了解到由 FPGA 芯片 控制的 LED 點(diǎn)陣顯示模塊的行數(shù)據(jù)口 D07與六位數(shù)字顯示器共用數(shù)據(jù)線，如果兩者同時(shí)顯示， LED 便無法正常顯示，所以必須將后者關(guān)閉，因此我把六位數(shù)字顯示器屏蔽，再次進(jìn)行下載，成功實(shí)現(xiàn)了漢字滾動(dòng)顯示。 本章小結(jié) 本章對(duì)系統(tǒng)的仿真過程進(jìn)行了介紹。包括介紹了模塊的仿真，編譯方法，以及下載時(shí)的注意事項(xiàng)。 36 結(jié)論 本次畢業(yè)設(shè)計(jì)采用硬件描述語言 VHDL 描述輸入方法 ，利用了MAX+PLUSII 軟件， 實(shí)現(xiàn)了“個(gè)十百千萬億兆”七個(gè)漢字左、右、上、下的10 秒滾動(dòng)顯示。 本論文就 EDA 技術(shù)的現(xiàn)狀、發(fā)展等作了詳細(xì)的介紹， VHDL 是一門非常優(yōu)秀的硬件描述語言，作為一種語言軟件，初次使用，基本了解了抽象描述系統(tǒng)功能來實(shí)現(xiàn)系統(tǒng)的方便快捷，它給數(shù)字系統(tǒng)的設(shè)計(jì)帶來的方便是其它實(shí)現(xiàn)方法所無法比擬的。通過對(duì)系統(tǒng)的設(shè)計(jì)，我已經(jīng)基本掌握了這門語言的使用。 就 MAX+PLUSII 的使用進(jìn)行了深入的研究，詳細(xì)介紹了如何更加高效率更加靈活的使用這門軟件，其中狀態(tài)欄的一些 快捷鍵使自己在使用軟件的時(shí)候受益匪淺，并將 MAX+PLUSII 軟件的部分界面展示在論文中。 本次系統(tǒng)下載，同時(shí)掌握了研究了 PLD 版的相關(guān)用途，對(duì)它有了更深刻的認(rèn)識(shí)，同時(shí)也懂得了，遇到困難時(shí)，要抓住基本穩(wěn)定情緒，最終定能成功。 與此同時(shí)，在實(shí)際過程中查閱了大量相關(guān)書籍，積累了大量知識(shí)，這位將來的學(xué)習(xí)和工作奠定了堅(jiān)實(shí)的基礎(chǔ)。 37 參考文獻(xiàn) [1]侯伯亨，顧心 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì) [M].西安：西安電子科技大學(xué)出版社， 1999： 1116， 3336， 5594， 134175. [2]呂思忠，施齊云 .數(shù)字電路試驗(yàn)與課程設(shè)計(jì) [M].哈爾濱：哈爾濱工程大學(xué)出版社， 2021： 209220. [3]閻石 .數(shù)字電子技術(shù)基礎(chǔ) [M].北京：高等教育出版社， 1998： 132178，224300. [4]黃建文 .VHDL 語言及其應(yīng)用 [M].北京：中國鐵道出版社， 1997： 1015，5498， 126155. [5]李冬梅 .PLD 器件與 EDA 技術(shù) [M].北京：北京廣播學(xué)院出版社， 2021：1830， 5695. [6]李景華，杜玉遠(yuǎn) .可編程邏輯器件與 EDA 技術(shù) .沈陽：東北大學(xué)出版社，2021： 2367. [7]黃玉瑾 .CPLD 系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用 [M].北京：電子工業(yè)出版社，2021： 1132， 6789. [8]王金明，楊吉斌 .數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog ：電子工業(yè)出版社，2021： 5689. 38 致謝 首先感謝 ***教研室為我們提供了這次畢業(yè)設(shè)計(jì)的機(jī)會(huì)，在進(jìn)行畢業(yè)設(shè)計(jì)的這幾個(gè)月中，由于 **老師的精心指導(dǎo)，同學(xué)的熱心幫助，加上本人的刻苦研究，終于圓滿的完成了設(shè)計(jì)任務(wù)。試驗(yàn)證明，我的漢字上下左右滾動(dòng)顯示是符合設(shè)計(jì)要求 的。 本次畢業(yè)設(shè)計(jì)，使我在獨(dú)立完成某個(gè)設(shè)計(jì)指標(biāo)的能力方面得到很大的鍛煉。 （ 1）鍛煉了我能夠根據(jù)設(shè)計(jì)任務(wù)要求合理選擇設(shè)計(jì)方案的能力，一項(xiàng)工程的方案是多種的，但要選擇一個(gè)最優(yōu)化的設(shè)計(jì)，是要進(jìn)行多方論證、比較的，實(shí)驗(yàn)證明，此次設(shè)計(jì)的現(xiàn)行方案是比較合理的。 （ 2）鍛煉了我能夠有效、快捷的從大量資料中提取有用信息的能力，在課題的準(zhǔn)備階段，我充分利用了學(xué)校的圖書館資源，查閱了大量相關(guān)資料，為完成設(shè)計(jì)作了