【正文】 讓我收益頗深。在這三個月里，我查閱了很多相關(guān)的書籍資料。在設(shè)計方案時，投入了許多時間和精力。中期進(jìn)行得比較順利，但是后期還是遇到一點(diǎn)困難，最后經(jīng)過努力，完成了畢業(yè)設(shè)計。在整個畢業(yè)設(shè)計過程中，我受益匪淺，得到了很多啟發(fā)，真正學(xué)到了很多東西。在這次畢業(yè)設(shè)計中，瞿亞軍同學(xué)給了我很大地幫助，遇到困難時，他總是不厭其煩地幫我思考解決方法，在這里對他表示深深的謝意。還有辛勤培育我的老師們，是他們孜孜不倦地教誨使我能夠成為一個合格的畢業(yè)生。最后，對所有曾經(jīng)指導(dǎo)和幫助過我的老師和同學(xué)表達(dá)我最真摯的感謝！附 錄1 主程序LIBRARY IEEE。USE 。USE 。ENTITY IMG IS PORT (CLK50MHZ : IN STD_LOGIC。 HS, VS, R, G, B: OUT STD_LOGIC)。END IMG。ARCHITECTURE MODELSTRU OF IMG IS COMPONENT VGA640480 PORT (CLK : IN STD_LOGIC。 RGBIN : IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 HS, VS, R, G, B : OUT STD_LOGIC。 HCNTOUT, VCNTOUT: OUT STD_LOGIC_VECTOR(9 DOWNTO 0))。 END COMPONENT。 CONSTANT N : INTEGER := 24999999。 SIGNAL COUNTER : INTEGER RANGE 0 TO N。 SIGNAL RGB : STD_LOGIC_VECTOR(2 DOWNTO 0)。 SIGNAL CLK25MHZ, CLK1HZ, VCLK: STD_LOGIC。 SIGNAL ROMADDR : STD_LOGIC_VECTOR(11 DOWNTO 0)。 SIGNAL HPOS,VPOS,HMOV,HMOV1,HMOV2,VMOV,VMOV1,VMOV2: STD_LOGIC_VECTOR(9 DOWNTO 0)。 BEGIN PROCESS(HMOV,VMOV) BEGIN HMOV1 = HMOV + 60。 HMOV2=HMOV+30。 VMOV1 = VMOV + 60。 VMOV2=VMOV+30。 END PROCESS。 PROCESS(CLK50MHZ) BEGIN IF CLK50MHZ39。EVENT AND CLK50MHZ = 39。139。 THEN CLK25MHZ = NOT CLK25MHZ。 END IF。 IF CLK50MHZ39。EVENT AND CLK50MHZ = 39。139。 THEN IF COUNTER = N THEN COUNTER = 0。 CLK1HZ = NOT CLK1HZ。 ELSE COUNTER = COUNTER + 1。 END IF。 END IF。 END PROCESS。 PROCESS(CLK25MHZ,HPOS,VPOS) BEGIN IF CLK25MHZ39。EVENT AND CLK25MHZ = 39。139。 THEN IF (HPOSHMOV) AND (HPOSHMOV1) AND (VPOSVMOV) AND (VPOSVMOV1) AND((HPOSHMOV2)*(HPOSHMOV2)+(VPOSVMOV2)*(VPOSVMOV2)900 OR (HMOV2HPOS)*(HMOV2HPOS)+(VPOSVMOV2)*(VPOSVMOV2)900 OR (HPOSHMOV2)*(HPOSHMOV2)+(VMOV2VPOS)*(VMOV2VPOS)900 OR (HMOV2HPOS)*(HMOV2HPOS)+(VMOV2VPOS)*(VMOV2VPOS)900) THEN RGB = 111。 ELSE RGB = 000。 END IF。 END IF。 END PROCESS。 PROCESS(CLK1HZ) BEGIN IF CLK1HZ39。EVENT AND CLK1HZ = 39。139。 THEN IF (HMOV 580) THEN HMOV = HMOV + 60。 ELSE HMOV = (OTHERS = 39。039。)。 END IF。 END IF。 END PROCESS。 PROCESS(CLK1HZ) BEGIN IF CLK1HZ39。EVENT AND CLK1HZ = 39。139。 THEN IF (HMOV 580) THEN VCLK=39。039。 ELSE VCLK=39。139。 END IF。 END IF。 END PROCESS。 PROCESS(VCLK) BEGIN IF VCLK39。EVENT AND VCLK = 39。139。 THEN IF (VMOV 420) THEN VMOV = VMOV + 60。 ELSE VMOV = (OTHERS = 39。039。)。 END IF。 END IF。 END PROCESS。 I_VGA640480: VGA640480 PORT MAP(CLK = CLK25MHZ, RGBIN = RGB, HS = HS, VS = VS, R = R, G = G, B = B, HCNTOUT = HPOS, VCNTOUT = VPOS)。 END。 2 VGA顯示程序 LIBRARY IEEE。USE 。USE 。ENTITY VGA640480 IS PORT (CLK : IN STD_LOGIC。 RGBIN : IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 HS, VS, R, G, B : OUT STD_LOGIC。 HCNTOUT, VCNTOUT: OUT STD_LOGIC_VECTOR(9 DOWNTO 0))。 END VGA640480。ARCHITECTURE ONE OF VGA640480 ISSIGNAL HCNT, VCNT: STD_LOGIC_VECTOR(9 DOWNTO 0)。BEGIN HCNTOUT = HCNT。 VCNTOUT = VCNT。 PROCESS(CLK) BEGIN IF (RISING_EDGE(CLK)) THEN IF (HCNT 800) THEN HCNT = HCNT +1。 ELSE HCNT = (OTHERS = 39。039。)。 END IF。 END IF。 END PROCESS。 PROCESS(CLK) BEGIN IF (RISING_EDGE(CLK)) THEN IF (HCNT = 640+8) THEN IF (VCNT 525) THEN VCNT = VCNT +1。 ELSE VCNT = (OTHERS = 39。039。)。 END IF。 END IF。 END IF。 END PROCESS。 PROCESS(CLK) BEGIN IF (RISING_EDGE(CLK)) THEN IF (HCNT = 640+8+8) AND (HCNT 640+8+8+96) THEN HS = 39。039。 ELSE HS = 39。139。 END IF。 END IF。 END PROCESS。 PROCESS(VCNT) BEGIN IF (VCNT = 480+8+2) AND (VCNT 480+8+2+2) THEN VS = 39。039。 ELSE VS = 39。139。 END IF。 END PROCESS。 PROCESS(CLK) BEGIN IF (RISING_EDGE(CLK)) THEN IF (HCNT 640 AND VCNT 480) THEN R = RGBIN(2)。 G = RGBIN(1)。 B = RGBIN(0)。 ELSE R = 39。039。 G = 39。039。 B = 39。039。 END IF。 END IF。 END PROCESS。END ONE。3 硬件原理圖4 PCB板電路圖32