20xx半導體期末考試試卷-zhujun-資料下載頁
2025-08-04 08:11本頁面
【正文】 分）所以，在實際的應用中，通過淺能級雜質調節(jié)載流子的濃度、電阻率，改變材料的導電類型；而通過深能級雜質提供有效的復合中心，提高器件的開關速度。（3分）四、計算題 （210分）設p型硅能帶圖如下所示，其受主濃度NA=1017/cm3，已知：WAg=，WPt=，NV=1019/cm3，Eg=，硅電子親和能χ＝，試求：（10分）（1）室溫下費米能級EF的位置和功函數(shù)WS。（2）不計表面態(tài)的影響，該p型硅分別與Pt和Ag接觸后是否形成阻擋層？（3）若能形成阻擋層，求半導體一邊的勢壘高度。（已知WAg=, WPt=, Nv=1019cm3, Eg=, Si的電子親和能Χ＝）E0ECEVEnχWSEFEg=解：（1）室溫下，雜質全部電離，本征激發(fā)可以忽略，則： （1分） （2分）∴ （1分）所以，功函數(shù)為： （1分）(2) 不計表面態(tài)的影響，對P型硅，當Ws＞Wm時，金屬中的電子流向半導體，使得表面勢Vs＞0，空穴附加能量為qVs，能帶向下彎，形成空穴勢壘。故p型硅和Ag接觸后半導體表面形成空穴勢壘，即空穴的阻擋層；而Wpt==, 所以p型硅和Pt接觸后不能形成阻擋層。 （3分）(3) Ag和pSi接觸后形成的阻擋層的勢壘高度為： （2分） 一個理想的MOS電容器結構，半導體襯底是摻雜濃度NA=1015cm3的p型硅。，,，其VT是多少？（10分）解： （2分）∴ （1分）∴代入 （1分）可得： （2分） 因為： （2分）所以， （1分）故 （1分）第 7 頁 共 6頁
環(huán)評公示相關推薦
鄂ICP備17016276號-1