hdb3編解碼器的設計-資料下載頁
2025-07-28 06:48本頁面
【正文】 HDL語言程序易于共享和復用。雖然VHDL語言具有很多其他硬件描述語言所不具備的優(yōu)點，但是它也并不是一種完全理想的硬件描述語言。它也具有一些自身的缺點，或者說VHDL語言還有一些需要不斷完善的地方：（1D）VHL語言有時不能準確地描述硬件電路。（2）VHDL語言的系統(tǒng)級抽象描述能力較差。（3）VHDL語言不能描述模擬電路。作為一種標準化的硬件描述語言，VHDL語言描述硬件電路時具有一定的流程可以遵循。對于設計人員來說，掌握VHDL語言的開發(fā)流程圖和開發(fā)步驟具有重要的指導作用。 Quartus Ⅱ的VHDL語言的軟件操作流程操作流程分為四個較大的過程：輸入、編譯、仿真和下載。輸入：本次課程設計采用VHDL語言輸入方式。編譯：在輸入完畢并保存文件后，建立合適的工程項目文件，執(zhí)行Compilation編譯命令，即可由Quartus Ⅱ軟件自動產(chǎn)生輸出波形。仿真：在建立時序波形文件，給定輸入信號波形并保存后，方可執(zhí)行Simulation仿真命令，即可由Quartus Ⅱ自動產(chǎn)生輸出波形。下載：先建立輸入/輸出端子與實際芯片的對應關系，即引腳鎖定，并重新編譯，產(chǎn)生“.scf”文件，在執(zhí)行Programmer命令前還要將實驗箱硬件電路連接好，這是下載的先決條件。5. 雙極性變換的硬件電路將上述的程序下載到可編程器件中，產(chǎn)生的編碼結果是單極性雙電平信號。此信號還不是真正意義上的HDB3碼，需要將上述編碼轉(zhuǎn)換成“+1”、“1”、“0”的多電平變化波形，而此工作單純依靠數(shù)字電路是無法完成的。比較直接的方式，就是利用編碼結果，控制多路模擬選擇開關來實現(xiàn)，如利用雙4選一的多路模擬選擇開關CD4052如圖6所示是利用多路模擬選擇開關CD4052實現(xiàn)電平轉(zhuǎn)換的電路連接圖，圖8中HDB3_out即為最終形成的標準HDB3碼流。圖8 模擬選擇開關電路圖本系統(tǒng)基本上達到了設計要求所述的HDB3碼編碼器的基本功能。模擬檢測表明，運用EDA來實現(xiàn)NRz碼到HDB3碼的轉(zhuǎn)換比采用專用集成電路不僅給調(diào)試帶來了方便，克服了分立硬件電路帶來的抗干擾差和不易調(diào)整等缺陷，而且具有軟件開發(fā)周期短，成本低，執(zhí)行速度高，實時性強，升級方便等特點。而且可以把該電路和它的解碼電路及其他功能電路集成在同一塊FPGA芯片中，減少了外接元件的數(shù)目，提高了集成度，而且有很大的編程靈活性，很強的移植性。 但是在設計中，程序較復雜，電路設計不是很簡潔，系統(tǒng)調(diào)試比較繁瑣，且在運用Quartus軟件過程中有些不熟練等，整體系統(tǒng)的布局不夠合理，在以后的設計中會加以改進。參考文獻[1] 樊昌信，[M].北京：國防工業(yè)出版社，2006.[2] 鄭君里，應啟珩，[M].北京：高等教育出版社，2001.[3] 楊宏遠，李偉基. QuartusⅡ語言編程案例[M].北京：機械工業(yè)出版社，2003.[4] [M].北京：高等教育出版社，2005.[5] [M].北京：清華大學出版社，2007.東北石油大學課程設計成績評價表課程名稱通信綜合課程設計題目名稱HDB3編碼器設計學生姓名祁慶男學號070602140117指導教師姓名畢洪波王冬梅職稱講師講師序號評價項目指 標滿分評分1工作量、工作態(tài)度和出勤率按期圓滿的完成了規(guī)定的任務，難易程度和工作量符合教學要求，工作努力，遵守紀律，出勤率高，工作作風嚴謹，善于與他人合作。202課程設計質(zhì)量課程設計選題合理，計算過程簡練準確，分析問題思路清晰，結構嚴謹，文理通順，撰寫規(guī)范，圖表完備正確。453創(chuàng)新工作中有創(chuàng)新意識，對前人工作有一些改進或有一定應用價值。54答辯能正確回答指導教師所提出的問題。30總分評語：指導教師： 2010年12月2
教學課件相關推薦
鄂ICP備17016276號-1