乘法器電路的設(shè)計(jì)-資料下載頁(yè)
2025-07-26 13:19本頁(yè)面
【正文】 x1( a, b[2] ) ) 2。 temp4 = ( mult8x1( a, b[3] ) ) 3。 temp3 = ( mult8x1( a, b[4] ) ) 4。 temp2 = ( mult8x1( a, b[5] ) ) 5。 temp1 = ( mult8x1( a, b[6] ) ) 6。 temp0 = ( mult8x1( a, b[7] ) ) 7。 end /********** 加法器樹運(yùn)算 *********/ assign out1 = temp0 + temp1。 assign out2 = temp2 + temp3。 assign out3 = temp4 + temp5。 assign out4 = temp6 + temp7。 assign c1 = out1 + out2。 assign c2 = out3 + out4。 assign out = c1 + c2。 endmodule 8位加法樹乘法器仿真波形圖 四種乘法器的比較 EPF10K 10LC843 并行 乘法器 移位相加 乘法器 查找表 乘法器 加法樹 乘法器 資源耗用（ LC） 162 157 240 161 運(yùn)行速度（ ns） 乘累加器（ MAC）的設(shè)計(jì) 【 例 】 乘累加器（ MAC） module MAC( out, opa, opb, clk, clr )。 output[15:0] out。 input[7:0] opa, opb。 input clk, clr。 wire[15:0] sum。 reg[15:0] out。 function[15:0] mult。 input[7:0] opa, opb。 reg [15:0] result。 integer i。 begin result = opa[0] ? opb : 0。 for(i = 1。 i = 7。 i = i+1) begin if( opa[i] == 1 ) result = result + ( opb (i1) )。 end mult = result。 end endfunction assign sum = mult( opa, opb ) + out。 always @( posedge clk or posedge clr ) begin if( clr ) out = 0。 else out = sum。 end endmodule
外語(yǔ)相關(guān)推薦
鄂ICP備17016276號(hào)-1