第6章存儲系統(tǒng)-資料下載頁
2025-07-20 12:21本頁面
【正文】 G2B G1 G2A G2B OE WE OE WE MEMR MEMW BHE A0 Vcc Vcc 注意這些信號線的連接 MEMW信號同時有效，但只有一個存儲體被選中 58 獨立的存儲體寫選通 D15D9 D8D0 高位存儲體 (奇數(shù)地址 ) 低位存儲體 (偶數(shù)地址 ) A16A1 A15A0 A15A0 D7D0 D7D0 64KB 8片 64KB 8片 CS Y0 Y7 C B A A19 A18 A17 CS G1 G2A G2B OE WE OE WE MEMR BHE A0 Vcc GND MEMW ≥1 ≥1 59 167。 高速緩存 （ Cache) 了解： ? Cache的基本概念； ? 基本工作原理； ? 命中率； ? Cache的分級體系結構 60 Cache的基本概念 ? 由于 CPU與主存之間在執(zhí)行速度上存在較大的差異，為提高 CPU的效率，并考慮到價格因素，基于程序的局部性原理，在 CPU與主存之間增加的高速緩沖存儲器 —— Cache技術 61 Cache的工作原理 CPU Cache 主 存 DB 62 Cache的命中率 ? Cache與內存的空間比一般為： 1?128 ? CPU讀取指令或數(shù)據(jù)時首先在 Cache中找，若找到則“命中”，否則為“不命中”。 ? 命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度 = Cache存取速度 命中率 +RAM存取速度 不命中率 63 Cache的讀寫操作 讀操作 寫操作 貫穿讀出式 旁路讀出式 寫穿式 回寫式 64 貫穿讀出式 ? CPU對主存的所有數(shù)據(jù)請求都首先送到Cache， 在 Cache中查找。 若 命中，則切斷CPU對主存的請求，并將數(shù)據(jù)送出；如果不命中，則將數(shù)據(jù)請求傳給主存 。 CPU Cache 主 存 65 旁路讀出式 ? CPU向 Cache和主存同時發(fā)出 數(shù)據(jù) 請求。 如果命中，則 Cache將數(shù)據(jù)回送給 CPU， 并同時中斷 CPU對主存的請求；若不命中，則 Cache不做任何動作，由 CPU直接訪問主存。 CPU Cache 主 存 66 寫穿式 ? 從 CPU發(fā)出的寫信號送 Cache的同時也寫入主存。 CPU Cache 主 存 67 回寫式 （ 寫更新 ） ? 數(shù)據(jù)一般只寫到 Cache，當 Cache中的數(shù)據(jù)被再次更新時，將原更新的數(shù)據(jù)寫入主存相應單元，并接受新的數(shù)據(jù)。 CPU Cache 主 存 更新 寫入 68 Cache的分級體系結構 ? 一級 Cache：容量一般為 8KB64KB ? 二級 Cache：容量一般為 128KB2MB ? 指令 Cache和數(shù)據(jù) Cache 69 IBM PC/XT的存儲 器 空間分配 00000H 9FFFFH BFFFFH FFFFFH RAM區(qū) 640KB 保留區(qū) 128KB ROM區(qū) 256KB 70 167。 外存儲器 ? 略 71 作業(yè)： ? ? ? ? ? ? ? ?
環(huán)評公示相關推薦
鄂ICP備17016276號-1