第6章存儲系統(tǒng)-文庫吧
2025-07-05 12:21 本頁面
【正文】 MEMR 譯碼 電路 高位地址信號 D0~D7 系統(tǒng)總線 ～ 6264 ? ? ? +5V 19 譯碼電路 ? 將輸入的二進制（地址）編碼變換為一個特定的輸出信號，即： 將輸入的高位地址信號通過變換，產生一個有效的輸出信號，該信號選中某一個存儲器芯片，使該存儲器芯片進入工作狀態(tài)。 ?參與譯碼的高位地址信號決定了存儲器的地址范圍。 20 譯碼方式 ? 全地址譯碼 ? 部分地址譯碼 21 全地址譯碼 ? 用全部的高位地址信號作為譯碼器的輸入 ? 存儲器芯片的每一個存儲單元都具有唯一的內存地址，即存儲單元與地址編號是一對一的關系。 22 全地址譯碼例 A19 A18 A17 A16 A15 A14 A13 amp。 ?1 6264 CS1 全部高位地址信號（ A19A13）都作為譯碼器輸入。 低位地址信號（ A12A0）接到 6264的地址引腳。 6264的地址范圍 =？ 23 部分地址譯碼 ? 用部分高位地址信號（而不是全部）作為譯碼器的輸入 ? 存儲器芯片的每一個存儲單元具有多個內存地址，即存儲單元與地址編號是一對多的關系。 24 部分地址譯碼例 ? A18不參加譯碼，從而使被選中芯片的每個單元都擁有兩個地址。 6264的地址范圍＝？ A19 A17 A16 A15 A14 A13 amp。 ?1 6264 CS1 25 應用舉例 ? 將 SRAM 6264芯片與系統(tǒng)連接，使其地址范圍為： 38000H~39FFFH。 ? 使用 74LS138譯碼器構成譯碼電路。 26 應用舉例 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 A19 G1 G2A G2B C B A amp。 amp。 A18 A14 A13 A17 A16 A15 +5V Y0 ? ? ? 系統(tǒng)總線 74LS138 6264 27 二、動態(tài)隨機存儲器 DRAM 特點： ? 存儲元主要由電容構成，由于電容存在的漏電現象而使其存儲的信息不穩(wěn)定，故 DRAM芯片需要定時刷新。 28 典型 DRAM芯片 2164A ? 2164A： 64K 1bit ? 采用行地址和列地址來確定一個單元； ? 行列地址分時傳送。 ? 共用一組地址信號線 ? 地址信號線的數量僅 為同等容量 SRAM芯 片的一半。 0 1 0 0 0 1 0 0 COL ROW 存儲矩陣 29 2164A的內部結構 A0～ A7 存儲矩陣 256 256 行地址 鎖存 及譯碼 列地址鎖存 及譯碼 ... . . . 列放大器 ... Dout Din 控制 電路 RAS CAS WE 30 主要引線 ? RAS：行地址選通信號。用于鎖存行地址； ? CAS：列地址選通信號。 地址總線上先送上行地址，后送上列地址，它們 分別在 RAS和 CAS有效期間被鎖存芯片中。 ? ? A0A7：地址線 ? DIN： 數據輸入
環(huán)評公示相關推薦
鄂ICP備17016276號-1